修士論文

競合検出単位の細粒度化によるLogTMの高速化

指導教員 津邑 公暁 准教授 松尾 啓志 教授

名古屋工業大学大学院 工学研究科 修士課程 創成シミュレーション工学専攻 平成 22年度入学 22413502番

浅井 宏樹

平成24年2月3日

競合検出単位の細粒度化によるLogTMの高速化

浅井 宏樹

内容梗概

マルチコア環境におけるスレッドレベル並列性を活用した並列プログラミングでは, 共有リソースへのアクセス制御にロックが広く利用されている.しかし,ロックを用 いる場合には,デッドロックや並列性の低下等の問題がある.そこで,ロックを用い ない並行性制御機構としてトランザクショナル・メモリ(TM)が提案されている.TM は,データベースにおけるトランザクション処理をメモリアクセスに応用したもので あり,複数トランザクションによる同一アドレスへのアクセスを競合として検出する.

この TM をハードウェアで実現したもものひとつである Log TM は, 各キャッシュラ インに read 及び write ビットを付加しており, これらのビットを使用してトランザク ション内で発生したリード及びライトアクセスの情報を記憶することで, キャッシュ ライン単位で競合を検出している.競合が発生した場合, 競合相手のトランザクショ ンが終了するまで処理を一時的に中断, またはそれまでの実行結果を破棄することで, 競合を解決する.

しかし, LogTM では個々の変数に対するアクセスの競合を検出することはできな い.そのため,他のトランザクションでアクセスされた変数とは異なる変数にアクセ スしたとしても,それらの変数が同一キャッシュライン上に配置されているならば,競 合として判定されてしまうという問題が発生する.

そこで本研究では,競合の検出単位を細粒度化する2つの手法を提案する.これら の手法により,本来ならば検出する必要のない無駄な競合の発生を防止する.1つ目 は,このような競合が発生する可能性のある変数を自動的に異なるキャッシュラインに 分散配置させる手法であり,2つ目は,各変数へのアクセス情報を記憶する表をハー ドウェア上に保持することで,変数単位で競合を検査可能とする手法である.さらに これら2つの手法を組み合わせた手法も提案する.

提案した手法の有効性を検証するために,既存のLogTM に提案手法のモデルをそれぞれ実装し,STAMP 及びGEMS 付属のマイクロベンチマークを用いてシミュレーションによる評価を行った.その結果,既存のLogTM に比べて,1つ目の提案手法では最大83.9%の実行サイクル数が削減できたが,平均では7.0%の悪化となった.一方で,2つ目の提案手法では,最大82.9%,平均28.0%のサイクル数の削減を確認した.

競合検出単位の細粒度化による LogTM の高速化

目次

1	はじる	めに	1
2	背景		2
	2.1	トランザクショナル・メモリ	3
	2.2	LogTM	4
		2.2.1 競合の検出と解決	4
		2.2.2 データのバージョン 管理	9
3	Log	「Mの問題点と解決策	11
	3.1	LogTM の問題点	11
	3.2	予備評価	15
4	異なる	るキャッシュラインへの分散配置	19
	4.1	変数の分散配置モデル	19
		4.1.1 分散の対象とする変数	20
		4.1.2 メモリ領域の効率的利用	22
	4.2	malloc のラップによるキャッシュライン・パディング	24
		4.2.1 簡易モデルの概要	24
		4.2.2 ラッパー 関数によるパディング	24
5	変数	単位による競合検出	26
	5.1	提案する競合検出.................................	26
		5.1.1 競合の検査	26
		5.1.2 アボート時の操作	28
	5.2	実装	30
		5.2.1 ハードウェア拡張	30
		5.2.2 R/W テーブルを利用した競合の検出	31
		5.2.3 R/W テーブルを利用した書き戻し対象データの限定	39
	5.3	変数分散手法との融合	40
6	評価		41
	6.1	評価環境	41

	6	5.1.1	評価結果	₹	 	 	 	 . 41
	6.2 Ħ	考察			 	 	 	 . 43
7	関連研究	究						49
8	おわり	に						51
	謝辞							52
	著者発著	表論文						52
	参考文	献						53

1 はじめに

プログラムの実行を高速化する手法として,SIMD やスーパスケーラのような命令 レベル並列性(Instruction-Level Parallelism: ILP) に着目したものが研究されてきた. しかしながらプログラム中の ILP には限界があり,これらの手法だけではプロセッサ の性能向上は頭打ちになりつつある.また,半導体技術の向上によって集積回路の微 細化が進み,単一コアの性能向上が図られてきた.しかし,消費電力の増大や配線遅 延の相対的な増大という問題から,プロセッサの動作周波数の向上は困難になってき ている.この流れを受け,単一チップ上に複数のプロセッサコアを集積したマルチコ ア・プロセッサが広く普及してきている.マルチコア・プロセッサでは,今までひと つのコアが担っていた仕事を複数のプロセッサ・コアで分担することで,単一コアで の実行よりもスループットを向上させることができる.例えば,スレッド並列性を利 用して,プログラムを並列に実行することで,実行時間の短縮が期待できる.

このようなマルチコア環境では,複数のプロセッサ・コア間で単一アドレス空間を 共有した共有メモリ型の並列プログラミングモデルが広く利用される.そのようなプ ログラミングモデルでは共有リソースへのアクセスを制御する必要があり,その制御 を行う機構として一般的にはロックが用いられている.しかし,ロックを用いたプロ グラミングでは,デッドロックの発生を考慮し,また各プログラムで最適なロックの 粒度を設定しなければ並列性の向上が難しい.そのため,ロックはプログラマにとっ て必ずしも利用しやすい機構ではない.そこで,ロックを用いない並行性制御機構と してトランザクショナル・メモリ[1]が提案されている.

トランザクショナル・メモリをハードウェアで実現したもののひとつであるLogTM[2] は、クリティカルセクションを含む一連の命令列であるトランザクションを投機的に 実行する.また、投機実行されるトランザクションのアトミシティを保つために、ある アドレスが複数のトランザクションによりアクセスされたかどうかを検査し、競合の 発生を検出する.このLogTMには、各キャッシュラインに対して read 及び write ビッ トという、トランザクション内で発生したリード及びライトアクセスの有無を保持す るフィールドが追加されている.そして、キャッシュの一貫性を保つための要求を受 け取ったときにこれらのビットを参照することで、メモリアクセスの競合をキャッシュ ライン単位で判定する.このとき、競合が発生したと判定されたトランザクションを 実行するスレッドは、相手のトランザクションが終了するまで実行を一時的に停止さ せる.これをストールという.ここで、トランザクションを実行する複数のスレッド でストールが発生した場合,それらのスレッドがお互いのトランザクションが終了す るまで待つ,一種のデッドロック状態に陥る可能性がある.このような状況では,片 方のトランザクション内でそれまでに完了された実行結果を全て破棄するアボート操 作が行われる.アボートされたトランザクションでは,そのトランザクションが開始 した時点のメモリ及びレジスタ状態が復元され,再実行される.

しかし,既存のLogTM はキャッシュライン単位で競合を検査しているため,他のト ランザクション内でアクセスされた変数とは異なる変数にアクセスしたとしても,そ れらの変数が同ーキャッシュライン上に配置されているならば,競合として判定され てしまう.このため,本来ならトランザクションの実行を停止する必要がない状況で も停止してしまうという問題がある.さらに,プログラマにより並行性制御の対象か ら除外された変数に対するアクセスでも競合として判定される可能性があり,そのよ うな変数はトランザクション内部でアクセスされることが保証されないため,トラン ザクション以外の処理にも影響を与えてしまう可能性がある.

そこで,本研究では競合を検出する単位を細粒度化することで,本来ならば競合と して検出する必要のない無駄な競合の発生を防止する2つの手法を提案する.1つ目 は,無駄な競合が発生する可能性のある変数を自動的に異なるキャッシュラインに分 散配置させる手法であり,2つ目は,各変数へのアクセス情報を記憶する表をハード ウェア上に保持することで,変数単位で競合を検査可能とする手法である.前者は既 存のハードウェアを拡張する必要なく無駄な競合の発生を防止できるが,データの局 所性が低減しキャッシュミスが増大する恐れがある.一方で,後者は既存のバイナリ をそのまま利用できるという利点を持つが,既存手法に比べて必要なハードウェアコ ストが増大するという欠点がある.

以下,2章では本研究の背景であるトランザクショナル・メモリ及び LogTM の概 要について説明する.3章では LogTM の欠点及びその解決方法を説明し,4章及び5 章では本研究で提案する2つの手法とそれらを融合した手法について説明する.6章 でそれらを評価し,7章で関連研究について説明する.最後の8章において結論を述 べる.

2 背景

本章では,本研究の対象となるトランザクショナル・メモリと,それをハードウェ アで実現したシステムのひとつである LogTM について説明する.

2.1 トランザクショナル・メモリ

マルチコア・プロセッサにおける並列プログラミングでは,共有メモリ型のプログ ラミングモデルが広く利用されており,共有メモリ型の並列プログラムでは複数のプ ロセッサ・コアが単一アドレス空間を共有する.このため,同一のメモリアドレスに 対して,複数のプロセッサ・コアからのアクセスが発生した場合,結果の一貫性を保 つために共有リソースへのアクセスを制御する必要がある.そのような操作を行う機 構として,一般的にはロックが用いられている.しかし,ロックを用いた制御ではデッ ドロックが発生する危険性がある.また,並列に実行するスレッド数や使用するロッ ク変数自体が増加した場合,ロックの獲得・解放操作に要するオーバヘッドが増加し, 性能が低下する可能性もある.さらに,大規模で複雑なプログラムであるほど,最適 なロックの粒度を設定することは困難である.例えば,粗粒度ロックを用いる場合で は,プログラムの構築は容易であるがクリティカルセクションが大きくなるため並列 性は損なわれる.一方で,細粒度ロックを用いる場合では,プログラムの並列性は向 上するがプログラムの設計が難しい.このように,ロックはプログラマにとって必ず しも利用しやすい機構ではない.そこで,ロックを用いない並行性制御機構であるト ランザクショナル・メモリ(TM)が提案されている.

TM はデータベース上で行われるトランザクション処理をメモリアクセスに対して 適用した手法である. TM では,クリティカルセクションを含む一連の命令列が,以 下の2つの性質を満たすトランザクションとして定義される.

シリアライザビリティ(直列可能性):

並行実行されたトランザクションの実行結果は,当該トランザクションを直列に 実行した場合と同じである.

アトミシティ(原子性):

トランザクションはその操作が完全に実行されるか,もしくは全く実行されないかのいずれかでなければならず,部分的に実行されてはいけない.

以上の性質を保証するために,TM は各トランザクション内でアクセスされるメモリ アドレスを常に監視し,比較する.これにより,複数のトランザクションによる,同 ーアドレスへのアクセスが確認された場合,これらのアクセスはトランザクションの 性質を満足しないため競合として判定される.この操作を競合検出という.競合が発 生したと判定された場合,片方のトランザクションの実行を停止し,それまでの結果 を全て破棄する.これをアボートという.トランザクションをアボートしたスレッド はトランザクション開始時点から再実行する.一方でトランザクションが終了するま でに競合が発生しなかった場合,トランザクション内で更新されたすべての結果をメ モリに反映させる.これをコミットという.なお,アボート及びコミット操作を行う ためには,更新される前の古い値と更新した値の両方を保持しておく必要がある.こ のため,これらの値はお互いに干渉することはない別々の領域に保持される.

このように, TM はロックによる排他制御と同等のセマンティクスを維持しつつ, 競 合が発生しない限りトランザクションを並列に実行することができる.これによりロッ クを適用した場合よりもプログラムの並行性が向上するため, コア数に応じた性能の スケールが期待できる.また, プログラマはロックの粒度を考慮する必要がなくなる ため, 容易に並列プログラムを構築することができる.

ここで,TMで行われる競合の検出,コミット及びアボート等の操作はハードウェ ア上またはソフトウェア上に実装されることで実現されている.ハードウェア上に実 装されたTMはハードウェア・トランザクショナル・メモリ(HTM)と呼ばれる.一般 的にHTMでは,トランザクション内で更新した値と更新前の古い値とを併存させる ために,片方をキャッシュ上に保持し,もう片方を別の表に退避している.また,競合 を検出及び解決する機構をハードウェアによってサポートしている.一方で,ソフト ウェア上に実装されたTMはソフトウェア・トランザクショナル・メモリ(STM)[3]と 呼ばれる.STMでは,HTMのような特別なハードウェア拡張は必要ないが,TM上 で行われる操作が全てソフトウェアによって実現されるため,オーバヘッドが大きい.

2.2 LogTM

本節では,HTMの一種であり本研究のターゲットとなるLog-based Transactional Memory (LogTM) について述べる.

2.2.1 競合の検出と解決

競合を検出するためには,どのアドレスがトランザクション内でアクセスされたか をトランザクション毎に記憶する必要がある.そのため,LogTMでは各キャッシュラ インに対して read ビット及び write ビットと呼ばれるフィールドが追加されている. 各ビットはトランザクション内で当該キャッシュラインに対するリードアクセス及び ライトアクセスが発生した場合にそれぞれセットされ,コミット及びアボート時にク リアされる.

これらのビットを操作するために,LogTMではキャッシュの一貫性を保持するプロ トコルであるディレクトリベース [4] の Illinois プロトコル [5] を拡張している.一貫性 プロトコルでは,スレッドがあるメモリアドレスにアクセスする場合,キャッシュラ インの状態を変更させるリクエストが他の各スレッドに送信される.拡張したプロト コルにおいて,各スレッドはリクエストを受信すると,キャッシュラインの状態を変 更する前に,キャッシュに追加された read 及び write ビットを参照する.これにより, 他のトランザクションとの競合を監視する.このとき,以下の3パターンのアクセス が発生した場合に競合として判定される.

read after write:

あるトランザクション内でライトアクセスが発生したアドレスに対して,他のト ランザクションからリードアクセスされるパターンである.つまり,writeビット がセットされているアドレスに対してリードアクセスすることがプロトコルによ り検出された場合である.このとき,トランザクション内で更新した値がコミッ トされる前に他のトランザクションから読み出されるため,トランザクションの 性質を満たさない.

write after read:

あるトランザクション内でリードアクセスが発生したアドレスに対して,他のト ランザクションからライトアクセスされるパターンである.つまり read ビットが セットされているアドレスに対してライトアクセスすることがプロトコルにより 検出された場合である.このとき,トランザクションがコミットされる前に,内 部で読み出した値が他のトランザクションによって変更されたことで,それらの トランザクションを直列化して実行した結果と異なる可能性があるため,トラン ザクションの性質を満たさない.

write after write:

あるトランザクション内でライトアクセスが発生したアドレスに対して,他のト ランザクションからライトアクセスされるパターンである.つまり write ビットが セットされているアドレスに対してライトアクセスすることがプロトコルにより 検出された場合である.このとき,トランザクションがコミットされる前に,内 部で更新した値が他のトランザクションによって変更されたことで,write after read と同様にトランザクションの性質を満たさない.

以上のような競合パターンが検出されると,競合を検出したスレッドからリクエスト を送信したスレッドに対して NACK が返信される.NACK を受信したスレッドは自 身のアクセスで競合が発生したことを知るが,すぐにはアボートせず,競合を検出し たスレッドのトランザクションが終了するまで一時的に実行を停止する.これをストー ルという.このとき,ストールされたトランザクションは競合したアドレスに対する



図 1: LogTM における競合の検出

リクエストを送信しつづけることで,相手のトランザクションが終了したかどうかを 監視する.一方で,競合が検出されなかった場合は従来の一貫性プロトコルに従う.例 えば,無効化リクエストに対しては ACK が返信され,共有リクエストに対しては共 有されるデータが返信される.

ここで,並列に実行している2つのトランザクションの間で発生する競合を検出する 動作モデルを図1に示す.図1中の*time* は下に向かって時間が進むことを示しており, Thread1とThread2はそれぞれスレッドを示し,それらのスレッドはそれぞれトラン ザクションT1とT2を投機的に実行しているとする.また図1中にあるメモリアドレ スは全て共有メモリ空間上のメモリアドレスであるとする.まず,競合が発生しない 場合について図1(a)を用いて説明する.図1(a)では,Thread1が時刻t1でThread2 より先に0x100番地に対するロード命令を実行している.このとき,Thread1は命令 を実行する前に0x100番地に対するアクセスリクエストをThread2へ送信する.この 時点ではThread2は0x100番地へのアクセスは行っていないため,Thread1はロード 命令を実行することができる.その後Thread2が0x100番地に対してロード命令を実 行しようとすると,Thread2は命令を実行する前に0x100番地に対するリクエストを 送信する.すると,時刻t2でThread1はリクエストを受信することにより,Thread2 が0x100番地にアクセスしようとしていることを知るが,先ほど説明した3つの競合 パターンに当てはまらないため競合は検出されない.このため,Thread1はThread2 に対して0x100番地のデータを返信する.すると,データを受信したThread2は命令 を実行することができる.

次に,図1(b)を用いて競合が発生する場合について説明する.図1(a)の場合と同様 にThread1は0x100番地に対するロード命令を実行する.その後,時刻t3でThread2 が0x100番地に対してストア命令を実行しようとする.このとき,Thread2は命令を 実行する前にThread1へ0x100番地に対するリクエストを送信する.しかし,このア クセスは前述の競合パターンのうちwrite after readの条件を満たすため,競合とし て検出される.このため,Thread2からのリクエストを受信したThread1は,競合し たことを通知するためにThread2へNACKを返信する(時刻t4).すると,時刻t5で Thread2はNACKを受信し,ストールする.Thread2はトランザクションT2をス トールしている間もリクエストを再送し続け,0x100番地へのアクセス許可を待つ.ト ランザクションT2の実行が進み,時刻t6でThread1がコミットすると,Thread2は 再送したリクエストに対するACKを受信することで,0x100番地へアクセスできるよ うになったことを知る.そこで,時刻t7でThread2はトランザクションT2をストー ル状態から復帰させ,実行を再開する.

しかし図 2(a) で示すように,2つのスレッドがお互いのトランザクションの終了を 待ち続ける場合,一種のデッドロック状態に陥ってしまう.この例では,2つのスレッ ド Thread1 と Thread2 がそれぞれトランザクション T1 及び T2 を投機的に実行して いる.まず,Thread1 が T1 の実行を開始した後に Thread2 が T2 の実行を開始してお リ,Thread1 が ST 0x100 を実行し,その後に Thread2 が ST 0x200 を実行済みである とする.ここで,Thread1 が LD 0x200 を実行しようとする場合,Thread1 は Thread2 に対して 0x200 に対するアクセスリクエストを送信する(時刻 t1).リクエストを受信 した Thread2 は競合したことを検知するため NACK を返信する(時刻 t2).NACK を 受信した Thread1 は T2 が終了するまでストールする(時刻 t3).図中では省略してい るが,Thread1 は T2 が終了するまでストールする(時刻 t3).図中では省略してい るが,Thread1 は T2 が終了するまで、Thread2 に対して定期的にリクエスト を送信している.この後,Thread2 がLD 0x100 の実行を試みる(時刻 t4)と,Thread1 は Thread2 と競合し,T2をストールさせる(時刻 t5).このように,2つのスレッドで 実行中のトランザクションはお互いに相手のトランザクションが終了するまでストー ルする場合,これ以上処理を進めることができなくなる.



図 2: LogTM におけるデッドロック状態の解決

このようなデッドロック状態を回避するために,LogTMではTransactional Lock Removal[6]の分散タイムスタンプに倣った方法を採用している.具体的には,デッド ロックを起こしうると考えられるトランザクションが競合相手のトランザクションよ リも遅い開始時刻を持つ場合,そのトランザクションをアボートする.これは各プ ロセッサ・コアに possible_cycle と呼ばれるフラグを保持させることで実現されてい る.ここで,デッドロックを possible_cycle フラグにより回避する例を図 2(b)に示す. Thread2 は自身より早くトランザクションを開始した Thread1 に NACK を返信する際 に possible_cycle フラグをセットする (時刻 t2).そして,possible_cycle フラグがセッ トされている Thread2 は,自身よりも早くトランザクションを開始した Thread1 から NACK を受信した場合,トランザクションをアボートする (時刻 t5).このように,開 始時刻の遅いトランザクションを実行しているスレッドがアボートの対象として選択 される.これにより,早く開始したトランザクションを優先してコミットさせること ができるため,すべてのトランザクションでいずれ目的の共有リソースにアクセスさ れるようになる.その結果,トランザクションが飢餓状態に陥ることを防ぐことがで きる.アボート操作を行った Thread2 はトランザクション開始時点まで戻り再実行す る (時刻 t6).また, Thread2 がアボート操作を行ったことにより, Thread1 は 0x200 番 地にアクセスできるようになるため, Thread1 のストール状態が解消される(時刻 t7). 2.2.2 データのバージョン管理

LogTM におけるトランザクションの投機的実行では,実行結果が破棄される可能 性があるため,ライトアクセスにより更新したデータと,更新される前の古いデータ を保持し管理する必要がある.このようなデータの管理をバージョン管理という.こ のバージョン管理は,LogTM ではスレッドごとに割り当てられたログ領域と呼ばれる 仮想メモリ領域に対して古いデータを退避することで実現されている.ログ領域には, トランザクション内のストア命令によって上書きされる前の値を含むキャッシュライ ンのデータ領域と,そのラインのアドレスとが退避される.これは,2.2.1項で説明 したように,LogTM がキャッシュライン単位で競合を検査しているためである.一方 で,ストア命令の結果である更新したデータはメモリ上に記憶される.なお,トラン ザクションの再実行に必要となるメモリ状態はトランザクション開始時点のもののみ である.そのため,トランザクション内で同じまたは同一キャッシュライン上に存在 するアドレスに対して複数回ストア命令が実行されたとしても,ログ領域には最初に ストア命令を実行した時点のデータのみ退避しておけばよい.

ここで,LogTM におけるバージョン管理の動作について図3を用いて説明する.図 3 ではあるスレッドがあるトランザクションを投機的に実行する様子を(a)から(d)に 示しており,Thread,Cache及びThread's Logはそれぞれトランザクションを実行す るスレッド,スレッドからアクセスされるローカルキャッシュ,及びスレッドに割り当 てられたログ領域を表す.キャッシュにはキャッシュタグ,データ及びread/writeビッ トフィールドが存在しており,このキャッシュラインにはint型のデータを4つ保持で きるとする.また,主記憶には図4のように配列a[0-3]が0x100番地以下に配置さ れているとする.便宜上,主記憶のメモリをキャッシュライン単位で表すとする.

まず,スレッドがトランザクションを開始したときの様子を図3(a)に示す.このと き,Cacheには0x100番地から始まるキャッシュラインが保持されているとする.その 後,トランザクションの実行が進行し,ST a[0],26の実行を試みる場合を考える(図 3(b)).このとき,ストア命令を実行する前に,ストアにより更新される値が存在して いるキャッシュラインのデータ領域及びそのラインのアドレスである0x100番地が口 グ領域に退避される(図3(b)①).その後,ストアの結果である値26がキャッシュに上 書きされる(図3(b)②).

ここで,投機的実行が成功した場合,トランザクションはコミットされる(図3(c)).



図 3: LogTM におけるデータのバージョン管理



図4: 想定するメモリ状態

このとき,値26は既にキャッシュに保持されているため,トランザクション内におけ る実行結果は既にメモリ上に反映されている.したがって,ログ領域の内容を破棄す る操作を行うだけでコミット操作を実現できる.

一方で,投機的実行が失敗した場合,トランザクションはアボートされる.アボート時の操作では,図3(d)のように,ログ領域に退避されたキャッシュライン上の全てのデータが元のメモリアドレスに書き戻される.これにより,トランザクション開始

時点のメモリ状態を復元することができる.

また,アボート後にトランザクションを再実行するためには,メモリ状態と同様にレジスタ状態をトランザクションの開始時点まで戻す必要がある.したがって,LogTMではトランザクション開始時にその時点におけるレジスタの状態を取得し,その状態をログ領域に保持しておく.そして,アボート時にログ領域を参照することでトランザクションの開始時点の状態を復元する.

LogTMではこのようなアボート操作をアボートハンドラが担当している.アボート ハンドラはアボート時に呼び出され,ログ領域を走査し,退避された情報を基にメモ リ状態とレジスタ状態を復元する.図3(d)の例の場合,まずアボートハンドラはログ 領域を走査して退避されたキャッシュラインのデータとそのアドレスである0x100番 地を取得する.次に,4つのint型データを,ラインアドレスから算出した元のメモリ アドレスに対して,それぞれストアする命令を発行するようにプロセッサ・コアに働 きかける.このように,アボート操作ではログ領域を走査したり,値の書き戻しに要 するオーバヘッドが存在する.しかし,トランザクション実行中に競合が発生しなけ ればトランザクションをアボートする必要がないため,競合の発生が少ないようなプ ログラムでは,アボートによるオーバヘッドがプログラム全体の実行速度に与える影 響は少ない.

3 LogTM の問題点と解決策

本章では,既存研究である LogTM の問題点を指摘し,その問題が性能に与える影響を予備評価する.さらにそれらの問題を解決する方法を探る.

3.1 LogTM の問題点

既存の LogTM では, 競合の検査をキャッシュライン単位で行っており, 個々の変数 に対するアクセスの競合を検出することができない.このため, 複数のスレッドが異 なるデータにアクセスしたとしても, それらが同一キャッシュライン上に存在してい た場合は競合として判定されてしまうという問題がある.

この問題を,図5のように2つのスレッドが異なるデータにアクセスする場合を例 に説明する.図5中のCoreとCacheはそれぞれプロセッサ・コアと各コアが持つロー カルキャッシュを簡略化して示したものであり,Shared Memoryは2つのコアに共有 されている主記憶を表している.各コア及び主記憶の間を繋ぐ通信網は省略する.ま た,Core1及びCore2にはそれぞれThread1及びThread2が割り当てられており,各



図 5: 異なる変数へのアクセスによる無駄な競合

表1: プログラム例と実行スケジュール

時刻	Thread1	Thread2
t1	BEGIN_XACT;	BEGIN_XACT;
t2	a[0]=26;	
t3		tmp=a[2];
÷	÷	:
:	COMMIT_XACT;	COMMIT_XACT;

スレッドでは表1に示すようなプログラムが実行されているとする.なお,表1中の BEGIN_XACT;及び COMMIT_XACT;はそれぞれトランザクションの開始及び終了 を表しており,トランザクションの範囲を定義している.表1中の時刻はプログラム 内の各式が実行される時刻 (t1 < t2 < t3)を表している.

まず,2つのスレッドがトランザクションの実行を開始し(時刻 t1),Thread1 が a[0] へ値を代入する(時刻 t2).このとき,Cache1 には a[0] が保持されていないため,主 記憶の 0x100 番地から始まるデータがキャッシュされ,a[0] の値が更新される(t2-i). このとき,アドレス 0x100 及び更新される前のキャッシュラインのデータがログ領域 に退避されるが,図中では省略する.また,トランザクション内でライトアクセスが 発生したため,0x100 番地に対応するキャッシュラインの write ビットがセットされる (t2-ii) .

次に, Thread2 が a[0] と同一キャッシュライン上に存在する a[2] の読み出しを試 みる (時刻 t3). このとき, Cache2 でも a[2] は保持されていないため, a[2] の値を読 み出す必要があり, 一貫性プロトコルに従って Cache1 と 0x100 番地のラインを共有 するためのリクエストが送信される (t3-i). リクエストを受け取った Thread1 は 0x100 番地に対応するラインの read 及び write ビットを参照する. このとき, write ビット がセットされているため競合として判定され, Thread2 に対して NACK が返信される (t3-ii).

このように,複数のスレッドがそれぞれ異なるアドレスを持つ変数にアクセスした としても,それらの変数が同一キャッシュライン上に存在していた場合,競合はその ラインに割り当てられた read 及び write ビットによって検査されるため,無駄な競合 が検出される可能性がある.LogTM では,NACK を受信したすべてのスレッドはス トールするため,本来なら競合として判定される必要のないスレッドにもNACK が返 信され,ストールしてしまう.本論文では,無駄な競合によって発生したストールを 無駄な競合によるストール(false-stall)と呼ぶ.

この false-stall はトランザクションの範囲内だけでなくトランザクション範囲の外で も観測されることがある.この例を図6を用いて説明する.図中の2つのスレッドで は,それぞれ表2に示すようなプログラムが実行される.また,表2中の int 型配列 b1 は Thread1 で定義されたスレッドローカルな変数であり,同様に b2も Thread2で 定義されたスレッドローカルな配列変数である.これらは主記憶上の 0x200番地以下 に配置されており,各要素は同一キャッシュライン上に存在しているとする.

まず, Thread1 が b1[0] に対する代入を行い(時刻 t1), 続いてトランザクションの 実行を開始する(時刻 t2). このとき, Thread2 ではまだトランザクションは実行され ていない.次に, Thread1 は時刻 t3 でトランザクション内部で b1[0] を読み出すため, 対応する read ビットがセットされ, さらに a[0] に値を代入するため, a[0] に対応す るラインの write ビットもセットされる(t3). その後, Thread2 がトランザクションの 範囲外で b2[0] に代入を試みる(時刻 t4). このとき, Cache2 には b2[0] のデータが 保持されていないため, 0x200 番地のラインを無効化するためのリクエストが送信さ れる(t4-i). このリクエストを受け取った Thread1 では, b1[0] が配置されたラインに 対する read after write が発生したことが検知され, 競合として判定される. したがっ て, Thread2 に対して NACK が返信されてしまい(t4-ii), Thread2 はその実行を停止 する. LogTM では, トランザクションを実行するスレッドはすべてのリクエストに



Shared Memory					
	Address Data				
a[0-3]	0x100-0x10C 13 68 52 49				
11[0-1],12[0-1]	0x200-0x20C	65	12	22	77

図 6: トランザクション範囲外で発生する無駄な競合

表 2: トランザクション範囲外で false-stall が発生するプログラム例と実行スケジュール

時刻	Thread1	Thread2
t1	b1[0]=31;	
t2	BEGIN_XACT;	
t3	a[0]=b1[0]	
t4		b2[0] = 82;

対して競合を検査するため,本来なら競合として検出する必要のないトランザクション外に存在する変数へのアクセスであっても競合と判定され, false-stall が発生する可能性がある.

ここで,同一キャッシュライン上に存在し,なおかつ複数のスレッドによりそれぞ れアクセスされた場合に false-stall が引き起こされるようなデータの組み合わせを以 下の 5 種類に分類する.

- (1) 配列の異なる要素
- (2) 構造体の異なるメンバ変数
- (3) グローバルに定義された異なる変数
- (4) スレッドローカルに定義された異なる変数
- (5) グローバル変数とスレッドローカル変数

これまでに説明した2つの例のうち,図5で説明した例は,同一キャッシュライン 上に配置されたa[0]とa[2]に2つのスレッドがそれぞれアクセスしているため,(1) に該当する.また,図6で説明した例では,配列変数名の異なる2つのスレッドロー カルな配列b1及びb2が同一ライン上に配置されているため,(4)に該当する.通常, スレッドローカルに宣言された異なる変数は別々のスタック領域上に配置されるため, 同一キャッシュライン上に配置されることはない.しかし,それらの変数がmalloc()に より確保された場合,malloc()は一次元のヒープ領域からメモリ領域を確保するため, スレッドローカルな変数であっても同一キャッシュライン上に存在する可能性がある. したがって,(4)及び(5)のように,スレッドローカルな変数同一キャッシュラ イン上に配置されたり,スレッドローカルな変数とグローバルな変数が同一キャッシュ ライン上に配置されることは十分考えられる.

数名が共通しているため,同一のデータ構造に属している.したがってこのような データを本論文では同一データ構造と定義し,同一データ構造内の要素の間で発生す る false-stall を同一データ構造による false-stall と呼ぶ.一方で(3),(4)及び(5)のよ うなデータは,(1)及び(2)とは異なり,変数名が共通していない.したがってこのよう なデータを以降異なるデータ構造と呼び,異なるデータ構造の間で発生する false-stall を異なるデータ構造による false-stall と呼ぶ.

3.2 予備評価

3.1 節で挙げた 2 つの false-stall が,既存の LogTM 上でどれだけ発生し,それが全体の性能にどの程度影響しているかを,シミュレーションにより予備評価した.ベースとなるプロセッサ構成は 32 個の SPARC V9 プロセッサ・コアを持つ CMP(Chip Multi-Processor)とし,OS は Solaris10 とした.各コアは 2 次元のメッシュ型に接続されており,それぞれに対してプライベートな L1 キャッシュ,すべてのコア間で共有される L2 キャッシュ,及びディレクトリが割り当てられている.このようなシステムを Simics[7](ver 3.0.31)と GEMS[8](ver 2.1.1)を用いてシミュレートした.Simics は機能シミュレーションを行うフルシステムシミュレータであり,GEMS はメモリシステムの詳細なタイミングシミュレーションを担う.表3に詳細なシミュレーションパラメタを示す.

評価対象のプログラムは STAMP(Stanford Transactional Applications for Multi-Processing)[9] ベンチマークプログラムに含まれる Vacation, Genome に加えて, GEMS 付属の microbench から Prioque, Sortedlist を用い, それぞれのプログラムを4及び8

Processor	SPARC V9
#cores	32 cores
clock	4 GHz
issue width	single
issue order	in-order
non-memory IPC	1
L1 I&D cache	32 KBytes
ways	4 ways
latency	1 cycle
line size	64 Bytes
L2 cache	8 MBytes
ways	8 ways
latency	20 cycles
line size	64 Bytes
L2 Directory	Full-bit vector sharers list
latency	6 cycles
Memory	4 GBytes
latency	500 cycles
Interconnect network	2D mesh topology
link latency	3 cycles
link bandwidth	64 Bytes

表 3: シミュレータ諸元

スレッドで実行した.各プログラムの入力を表4に示す.

予備評価の結果を図 7 に示す.図中のグラフは,各ベンチマークプログラムと前述のスレッド数との組み合わせによる結果を表している.凡例は得られたサイクル数の内訳を示しており,FALSE-STALL-XACT はトランザクションの範囲内で発生したfalse-stall,FALSE-STALL-NONXACT はトランザクションの範囲外で発生したfalse-stall,XACT はFALSE-STALL-XACT 以外のトランザクションの実行,NONXACT はFALSE-STALL-NONXACT 以外のトランザクションの実行に要したサイクル数をそれぞれ示している.

なお,フルシステムシミュレータ上でマルチスレッドを用いた動作のシミュレーショ

Vacation	64K entries, 4K tasks, 8 queries, 10 rel, 80 users
Genome	16 length, 256 gene length, 16K seg
Prioque	8192 ops
Sortedlist	500 ops, 64 length

表 4: ベンチマークプログラムとその入力



図 7: 予備評価の結果

ンを行う場合は性能のばらつきを考慮しなければならない[10].したがって,各評価 対象につき試行を10回繰り返し,得られたサイクル数から平均値と95%の信頼区間を 求めた.信頼区間はグラフ中のエラーバーで表す.

図7より,既存のLogTMでは全体の実行サイクル数のうち,FALSE-STALL-NONXACT が平均で22.1%, Sortedlist を8スレッド実行した場合に最大で86.3%発生した.ま た,FALSE-STALL-XACTが平均で0.4%, Genome を8スレッド実行した場合に最 大で1.1%発生した.このことから,2種類のfalse-stallのうち,主にFALSE-STALL-NONXACTが既存のLogTMに悪影響を及ぼしていることがわかる.

ここで,2つのfalse-stall について,各ベンチマークプログラムの特徴に基づきそれ

ぞれ見ていく.まず, FALSE-STALL-NONXACT に注目すると, Vacation, Prioque, Sortedlist で有意に発生しており, Genome でもわずかながら発生した.各プログラム で FALSE-STALL-NONXACT を引き起こしたデータの組み合わせは, 3.1 節で挙げた false-stall が発生する 5 種類のデータの組み合わせのうちの (3) 及び (4) に該当するパ ターン, すなわち異なるデータ構造であることがわかった.これは, FALSE-STALL-NONXACT が発生していた変数のメモリ領域がいずれも malloc()によって一次元の ヒープ領域から確保されており、グローバルな変数やスレッドローカルな変数でもメモ リ領域内の近いアドレスに配置されたためである.ここで,特に他のプログラムに比べ て非常に大きな割合を占めている Sortedlist に注目する. Sortedlist ではソートされた 単一のリスト構造がランダムに検索されるが, グローバルに定義されたリスト構造の 一部とライブラリ関数 srandom()内で確保された共有構造体が同一キャッシュライン上 に配置されており、トランザクション範囲外でrandom()によりその構造体がアクセス されたときに FALSE-STALL-NONXACT が観測されている.これは false-stall 発生パ ターン (3) に該当する. FALSE-STALL-NONXACT が発生したスレッドは,相手のト ランザクションが終了するまで停止するが, Sortedlist で実行されるトランザクション は実行時間が長いため, FALSE-STALL-NONXACTの占める割合が大きくなったと考 えられる.また, Prioque では, ひとつの一次元配列と構造体が各スレッドで共有され ており,それらはメモリ空間上の近い位置に配置されているため,同一キャッシュライ ン上にそれらのデータの一部が存在する可能性がある.したがって,Sortedlistと同様 に false-stall 発生パターン (3) に該当する.このように, Sortedlist と Prioque は特定の データ構造が同一ライン上に存在することで false-stall が発生する.一方で, Vacation では false-stall を引き起こすデータ構造が複数存在する.それらは各スレッドでローカ ルに確保された複数の配列であり、メモリ空間上の近い位置に混在している.その結 果,異なるスレッドにより確保された異なる配列が同一ライン上に存在していたため, パターン (4) に該当し, FALSE-STALL-NONXACT が発生している.

次に,FALSE-STALL-XACT に注目すると,Vacation,Genome,Prioque で発生し ている.しかし,FALSE-STALL-NONXACT に比べて総実行サイクル数に占める割合 は小さい.これは,FALSE-STALL-NONXACT が発生したことでスレッドの実行が停 止し,同時に実行されるトランザクション数が制限されたことが原因であると考えら れる.また,これら3つのプログラムでFALSE-STALL-XACT が発生したデータの 組み合わせはパターン(1)及び(2)に該当した.例えば,Prioque では,共有された一 次元配列の要素のうち同一キャッシュライン上に存在する異なる要素に対して複数の スレッドがアクセスしていたため,パターン(1)に該当し false-stall が発生している. また, Vacation では,各スレッドが木構造を共有しており,それぞれのノードを構成 する構造体のメンバ変数が同一キャッシュライン上に存在していた.その構造体の異 なるメンバ変数が複数のスレッドによりアクセスされていたため,パターン(2)に該 当する.

また,今回評価対象としたプログラムでは false-stall 発生パターン (5) が確認されな かった.しかし,一次元のヒープ領域からメモリ領域を切り出すような malloc() を利 用した場合,パターン (5) に該当するデータ対が同一ライン上に存在する可能性は十 分ある.

これまでに挙げた2つの false-stall の発生を防止するためには,競合の検出をキャッシュライン単位ではなく,ライン上に存在する個別のデータ単位で行うように細粒度 化する必要がある.それを実現するための方法として,以下の2つが考えられる. 方針(a)異なるデータを別々のキャッシュラインへ分散させる

false-stall 発生の原因となる可能性のあるデータをそれぞれ異なるキャッシュラインに分散して配置させる.これによりキャッシュライン単位で競合を検査した場合でも,アドレスの異なるデータが同一ライン上に存在することがなくなる.

方針(b)メモリ上に配置されたデータ単位で競合を検出する

キャッシュライン単位ではなく,メモリ上に配置されたデータ単位で競合を検査 する.これにより異なる変数及び要素に対するメモリアクセスを判別することが できるため,個別のデータに対する競合を正しく判定できる.

以下,4章及び5章でこれら2つの実現方法に基づいた手法をそれぞれ提案する.

4 異なるキャッシュラインへの分散配置

本章では,方針(a)に基づき,変数を異なるキャッシュラインへ分散して配置する手法を提案し,その実装方法について説明する.以降,本章で提案する手法を提案手法1と呼ぶ.

4.1 変数の分散配置モデル

提案する変数の分散配置モデルにおいて,分散の対象とする変数と,その動作モデルについて説明する.

4.1.1 分散の対象とする変数

通常,プログラマは共有メモリ空間上の同一変数に関しては,複数スレッドからのア クセスの並行性を意識的に制御するが,異なる変数に関しては並行性制御の対象から 除外してプログラミングする.しかし,複数の変数が同一キャッシュライン上に存在し, それらの変数に複数のスレッドがアクセスした場合,3.1節で説明したように false-stall が発生する可能性がある.このような false-stall の発生を防ぐためには,false-stall を 発生させうるすべての変数を,異なるキャッシュラインへ配置するプログラムの記述 が必要となる.しかし,そのようなプログラムを設計するためには,プログラマは利 用するアーキテクチャの知識を持つ必要がある.また,同一キャッシュライン上に存 在すると false-stall が発生するような変数を判別する必要があるため,プログラマの負 担となりうる.

そこで,本研究では,複数のスレッドが並列にアクセスするキャッシュライン上に 配置される複数の変数を,別々のキャッシュラインへ自動的に分散配置する手法を提 案する.これにより,プログラマに異なる変数間で競合が発生する可能性を意識させ ることなく false-stall の発生を防止することができる.

この方法ついて,図8に示すように,2つの構造体itemA及びitemBが malloc()に より確保される場合を例に説明する.これら2つの構造体は構造体変数名が異なるた め,異なるデータ構造である.既存のLogTMでは,これらの構造体は図9(a)のよう に同ーキャッシュライン上に配置される可能性がある.すると,異なるデータ構造に よるfalse-stallが発生する.そこで,提案手法ではこれらの構造体を図9(b)に示すよ うに異なるラインへ分散して配置させることで,false-stallの発生を防止することがで きる.

しかし,このような配置を行った場合,2つの構造体が割り当てられたメモリ領域 の間に無駄な空間が存在するため,既存手法に比べてデータの局所性が低下し,同時 にフラグメンテーションも発生する可能性が高まる.さらに,空間的に連続する配列 の要素にアクセスするようなプログラムに対して適用した場合,データの局所性が大 きく低減することでキャッシュミスも増大する危険性がある.

これについて,図10に示す配列 arrayの要素を分散させる場合を例に説明する.この配列は,既存手法では図11(a)のように配置される.この配列に複数のスレッドがアクセスした場合,同一データ構造による false-stall が発生する可能性がある.ここで,この配列が持つ4つの要素を図11(b)のように異なるラインへ分散して配置することが考えられる.これにより,同一データ構造による false-stallの発生は防止できる

```
1 typedef struct item{
 2
     int code;
     int price;
3
4
    }item_t
   item_t* item_A = (item_t*)malloc(sizeof(item_t));
 5
    item_t* item_B = (item_t*)malloc(sizeof(item_t));
 6
 7
    void thread1(void){
8
9
     int local=0;
10
     BEGIN_XACT;
11
           local = item_A.code + item_A.price;
12
     COMMIT_XACT;
13
   }
14
   void thread2(void){
     int local=0;
15
16
     BEGIN_XACT;
17
           local = item_B.code + item_B.price;
     COMMIT_XACT;
18
19 }
```

Address	Data				
0x100-0x10C	item_A	item_A	item_B	Item_B	
	.code	.price	.code	.price	

(a) 既存手法

Address	Data				
0x100-0x10C	item_A .code	item_A .price	-	-	
0x110-0x11C	item_B .code	Item_B .price	-	-	

(b) 分散配置した場合

図 9:2 つの構造体のメモリ配置

1	#define NUM_ELEMS 6
2	
3	int* array;
4	$array = (int*)malloc(NUM_ELEMS*sizeof(int));$
5	
6	void thread1(void){
7	int local=0;
8	BEGIN_XACT;
9	local = array[0] * 2;
10	COMMIT_XACT;
11	}
12	void thread2(void){
13	int local=0;
14	BEGIN_XACT;
15	local = array[2] + 2;
16	COMMIT_XACT;
17	}

図 8: 2 つのスレッドが構造体にアクセス

図 10: 2 つのスレッドが配列にアクセス

 Address
 Data

 0x200-0x20C
 array [0]
 array [1]
 array [2]
 array [3]

(a) 既存手法

Address	Data					
0x200-0x20C	array [0]	-	-	-		
0x210-0x21C	array [1]	-	-	-		
0x220-0x22C	array [2]	-	-	-		
0x230-0x23C	array [3]	-	-	-		

(b) 分散配置した場合

図 11: 配列のメモリ配置

が,データの局所性が大きく低減する.

このように,データを分散配置する手法には,false-stallの発生を防止できるが,メ モリの利用効率を悪化させてしまうという欠点がある.特に,同一データ構造の各要素 に対して適用した場合に顕著である.したがって,false-stallを防止できる割合とデー タ局所性はトレードオフな関係にある.しかし,3.2節の予備評価の結果より,異なる データ構造によるfalse-stallに比べて同一データ構造によるfalse-stallは小さい.した がって,本提案手法の分散対象となる変数を異なるデータ構造のみに限定する.これ により,メモリ利用効率の低下とフラグメンテーションの発生をある程度抑制しつつ false-stallを削減できると考えられる.

さらに, 3.1 節でも説明したように, グローバルな変数やスレッドローカルな変数は, malloc() によって確保された場合にメモリ空間上の近い位置に配置され, 同一キャッシュライン上に存在する可能性がある.そこで,本提案手法では malloc() により確保 される変数を分散の対象とする.

4.1.2 メモリ領域の効率的利用

配列の各要素や構造体の各メンバ変数を異なるキャッシュラインへ分散させること に比べ,異なるデータ構造を別々のラインへ分散させる場合は,データの局所性の低 減率が小さいが,依然としてそれらの変数の間に無駄な空間が存在している.そこで, このような無駄なメモリ領域に対して,同一ライン上に存在したとしても false-stall が 発生しないような変数を配置することで,メモリ利用効率及びデータ局所性が低減す ることの防止を目指す.

これについて,図12に示すようなサンプルプログラムをマルチスレッド実行する 場合を例に説明する.このプログラムが実行されると,グローバルに定義された配列 array,Thread1でローカルに定義された構造体item_A及びitem_B,そしてThread2 上で定義されたローカルな構造体item_C及びitem_Dがメモリに配置される.これらの 変数が,既存手法では図13(a)のように配置されたとする.この場合,Thread2が図12 の30行目を実行することで更新したキャッシュライン0x310は,Thread1により15行目 で更新される可能性がある.このため,異なるデータ構造によるfalse-stallが発生して しまう可能性がある.また,Thread2が31行目でライン0x320上のitem_C.priceを読 み出した後に,Thread1が16行目においてitem_B.codeを更新することでもfalse-stall が発生する可能性がある.

前者のような false-stall は,配列 array と構造体 item_A という異なるデータ構造が 同一ライン上に存在したことで発生する.一方で後者のような false-stall は,異なるス レッドで定義された構造体同士が同一ライン上に存在したことで発生する.したがっ て,これら false-stall 発生の原因となった変数をそれぞれ異なるラインへ配置させるこ とで false-stall の発生を防止できる.

```
1 #define NUM_ELEMS 6
 2
 3 typedef struct item{
 4
       int code;
       int price;
 5
 6
    }item_t
 7
 8
    int* array:
 9
     array = (int*)malloc(NUM_ELEMS * sizeof(int));
10
11
     void Thread1(void){
       item_t* item_A = (item_t*)malloc(sizeof(item_t));
12
       item_t* item_B = (item_t*)malloc(sizeof(item_t));
13
14
       item_A.code = 11; item_A.price = 35;
15
16
       item_B.code = 22; item_B.price = 46;
17
       BEGIN_XACT;
18
              \operatorname{array}[0] = \operatorname{item}_A.\operatorname{code} + \operatorname{item}_B.\operatorname{code};
              \operatorname{array}[1] = \operatorname{item}_A.\operatorname{price} + \operatorname{item}_B.\operatorname{price};
19
20
       COMMIT_XACT;
21
     }
22
     void Thread2(void){
23
       item_t* item_C = (item_t*)malloc(sizeof(item_t));
24
25
       item_t* item_D = (item_t*)malloc(sizeof(item_t));
26
27
       item_C.code = 94; item_C.price = 65;
28
       item_D.code = 16; item_D.price = 32;
29
       BEGIN_XACT;
30
              array[4] = item_C.code + item_D.code;
31
              \operatorname{array}[5] = \operatorname{item_C.price} + \operatorname{item_D.price};
       COMMIT_XACT;
32
33
     }
```

Address	Data					
0x300-0x30C	array	array	array	array		
	[0]	[1]	[2]	[3]		
0x310-0x31C	array	array	item_A	item_A		
	[4]	[5]	.code	.price		
0x320-0x32C	Item_B	item_B	item_C	item_C		
	.code	.price	.code	.price		
0x330-0x33C	item_D .code	item_D .price	-	-		

(a) 既存手法

Address		Dε	ita	
0x300-0x30C	array	array	array	array
	[0]	[1]	[2]	[3]
0x310-0x31C	array [4]	array [5]	-	-
0x320-0x32C	item_A	item_A	Item_B	item_B
	.code	.price	.code	.price
0x330-0x33C	item_C	item_C	item_D	item_D
	.code	.price	.code	.price

(b) 最適な分散

図 13: メモリ配置例

図 12: マルチスレッド実行されるサンプル プログラム

ここで,これらの構造体を分散配置させたときに発生する無駄な空間を有効的に利用 するために,false-stallが発生しないような変数をその空間に挿入する.例えば,item_A とitem_Bが同ーライン上に配置されたとしても,そのラインが複数のスレッドから アクセスされることはないため,item_Bと同じラインにitem_Aを挿入する.同様に, item_Cとitem_Dも同ーラインに配置することができる.結果として,図13(b)のよう に変数を配置させることで,false-stallの発生を防止しつつ,フラグメンテーションの 発生及びメモリの利用効率の低下をある程度抑えることができる.

以上より,提案する分散配置方法は以下の手順に従うものとする.

- グローバルな変数同士を分散
 3.1 節で述べた false-stall 発生パターンのうち,パターン(3) に該当することで発 生する false-stall を削減する.
- 異なるスレッドにより定義されたローカル変数を分散 false-stall 発生パターン (4) に該当する false-stall を削減する.
- グローバルな変数とスレッドローカルな変数を分散 false-stall 発生パターン (5) に該当する false-stall を削減する.
- 同一スレッドにより定義されたローカル変数を同一キャッシュライン上に挿入 変数の分散により発生した空きメモリ領域を利用することで、フラグメンテーションの発生を抑え、メモリの利用効率を向上させる。
- 4.2 malloc のラップによるキャッシュライン・パディング

4.1 節で提案した分散配置モデルを簡略化したものとして,4.1.1 項で述べた,異なるデータ構造を別々のキャッシュラインに分散して配置するモデルの実装について説明する.

4.2.1 簡易モデルの概要

簡易モデルでは, malloc() により確保される変数を分散の対象とし, その変数が必要とするメモリ領域のサイズがキャッシュラインサイズの倍数となるように無意味なデータを挿入する.これにより, 同一ライン上に異なるデータ構造が存在することを防ぐ.

ここで,図12で示したプログラムに対して本手法を適用した場合のメモリ状態を図 14に示す.配列 array は int 型の要素を 6 つ持っており, $4 \times 6 = 24$ バイトのメモリ 領域を確保する必要がある.キャッシュラインサイズが16 バイトである場合,簡易モ デルでは配列 array がキャッシュラインサイズの倍数である 32 バイトとなるようにパ ディングされる.同様に,構造体 item_A, item_B, item_C 及び item_D が格納される メモリ領域も,それぞれの合計サイズがキャッシュラインサイズの倍数になるように パディングされる.このように,異なるデータ構造が同一キャッシュライン上に配置 されないため,異なるデータ構造による false-stall の発生を防止できる.

4.2.2 ラッパー関数によるパディング

4.2.1 項で説明した簡易モデルを実現する場合,確保するメモリ領域サイズを計算し,

Address	Data				
0x300-0x30C	array [0]	array [1]	array [2]	array [3]	
0x310-0x31C	array [4]	array [5]	PAD	PAD	
0x320-0x32C	item_A .code	item_A .price	PAD	PAD	
0x330-0x33C	Item_B .code	item_B .price	PAD	PAD	
0x340-0x34C	item_C .code	item_C .price	PAD	PAD	
0x350-0x35C	item_D .code	item_D .price	PAD	PAD	

図14: パディング適用後のメモリ配置例

```
1 #define LINESIZE 16
```

```
\mathbf{2}
```

3 size_t padded_size = ((size+LINESIZE-1) & (LINESIZE-1));

図 15: メモリ領域サイズの算出

それにより算出されたサイズを malloc() に渡す操作が必要となる.そこで, malloc()の操作に対して前処理を挿入するラッパー関数を定義する.このラッパー関数のオブ ジェクトを malloc()呼出し時にプリロードすることで, 簡易モデルを実現する.

まず,ラッパー関数内部では,確保したいメモリ領域サイズを算出する.図15は実装したラッパー関数の一部を表す.図15中の変数 size は既存の malloc()によって動的に確保されるメモリ領域のサイズを表しており,padded_size はそれをキャッシュラインサイズの倍数となるようにパディングしたサイズを表す.また,キャッシュラインサイズはLINESIZE として関数内部で定義する.このような計算式により,パディング後のメモリ領域サイズを取得できる.

次に,取得したメモリ領域のサイズを既存の malloc()に渡す操作を行う.この操作 を,ラッパー関数が定義された共有ライブラリを作成し,それをダイナミックリンクさ れた既存の malloc()と置き換えることで実現する.共有ライブラリ内部では,malloc とは異なる名前の関数を新たに作成し,その関数のポインタに既存の malloc()の関数 ポインタを格納することで,既存の malloc()を退避する.新たに作成した関数に対し て,図15で取得したメモリ領域のサイズを引数として渡すことで,目的のサイズのメ モリ領域を確保することができる.

時刻	Thread1	Thread2
t1	BEGIN_XACT;	BEGIN_XACT;
t2	a[0]=26;	
t3		a[2] = 70;
t4	COMMIT_XACT;	

表 5: プログラム例と実行スケジュール

5 変数単位による競合検出

本章では方針(b)に基づいた手法である変数単位による競合検出手法を提案し、その実装方法について述べる。

5.1 提案する競合検出

本節では,提案する変数単位による競合検出を実現するための方法を,競合の検査 及びアボートという2つの観点から考える.以降,本節で説明する手法を提案手法2 と呼ぶ.

5.1.1 競合の検査

既存の LogTM はリクエストを受け取った時にキャッシュライン単位で競合の検査を 行っている.そこで,提案手法ではリクエストの受信時に,メモリ操作によりアクセ スされる個々のデータ単位で競合を検査する.

提案する競合の検査手法について,表5に示すトランザクションを含むプログラム を,図16(a)に示す2つのスレッドがそれぞれ実行する例を用いて説明する.このと き,配列aは0x100番地に配置され,その要素が同一キャッシュライン上に存在してい るとする.このプログラムが実行されると,まず2つのスレッドはトランザクション を開始し(時刻t1),続いてThread1がa[0]へ値を代入する(時刻t2).すると,0x100 番地のデータがキャッシュされ,a[0]の値が更新される(図16(a)(t2)).ここで,提案 手法ではアクセスしたa[0]へのアクセス情報のみが保持されるとする.

次に, Thread2 が a [2] へ値の代入を試みる(時刻 t3). すると, Thread1 が持つ 0x100 番地のキャッシュラインを無効化するリクエストが送信される(t3-i). このとき, リク エストには無効化するキャッシュラインのラインアドレス 0x100 が保持されているが, アクセスする a [2] のアドレスは保持されていない. そのため, Thread1 は a [2] に対 するアクセスの競合を検査することができない. そこで,提案手法ではリクエストを



図16: 同一キャッシュライン上の変数アクセスを許可

送信すると同時に, a[2] のアドレスも Thread1 へ送信する.これにより, リクエスト と a[2] のアドレスを受け取った Thread1 は保持していた変数のアクセス情報を参照 し, a[2] との競合を検査することができる.このとき, Thread1 は a[2] ヘリード及 びライトアクセスしていないため, Thread2 が行った a[2] へのアクセスとは競合し ないと判定される.したがって, Thread1は既存の一貫性プロトコルに従って, 0x100 番地のキャッシュラインを無効化し(図16(b)(t3-ii)), Thread2に対してACKを送信し (t3-iii), キャッシュラインをライトバックする(t3-iv).その後, Thread2は0x100番地 のラインをキャッシュし, a[2]の値を更新する(t3-v).

5.1.2 アボート時の操作

トランザクションをアボートさせる場合,ログに退避された値を使用することで,ト ランザクション内で更新した値を更新前の状態に復元する必要がある.このとき,ログ 領域にはキャッシュラインのデータが退避されており,既存のLogTMでは退避された ラインのデータが全て復元される.このため,他のスレッドで更新された同一ライン 上の変数の値も,ログに退避された値で上書きされてしまう.これは,既存のLogTM ではキャッシュライン単位で他のスレッドからのアクセスを制御しており,トランザ クション中でライトアクセスされたラインが他のスレッドにアクセスされることが考 慮されていないためである.そこで,提案手法では自身のトランザクションで更新し た値のみを書き戻すことで,キャッシュの一貫性を保持する.

これについて,図17を例に説明する.図17は,図16の例における表5時刻t3で発生 した a [2] への代入が完了した直後のプロセッサ及びメモリ状態を表しており, Thread1 のログ領域には表5の時刻t2の直前の時点におけるキャッシュラインのデータが保持 されている.ここで, Thread1 がトランザクションをアボートしたとする.このとき, ログ領域に退避されたラインのデータを全て書き戻してしまうと, Thread2 で更新さ れた a [2] の値が上書きされてしまい , キャッシュの一貫性が保持できない . このため , Thread1 は自身のトランザクション内で更新したa[0] の値のみを元のアドレスに書き 戻すことで, Thread2 で更新された a[2] の値を維持する. さて, 2.2.2 項で述べたよ うに、トランザクションがアボートされると、アボートハンドラによりログ領域に退 避された各値を元のメモリアドレスにそれぞれストアする命令が実行される.そこで, a[0] に対するストア命令のみを実行させる (i). このとき, Cache1 には 0x100 番地の キャッシュラインが保持されていないため,0x100番地のラインを無効化するリクエス トが Thread1 から送信される (ii) . リクエストを受け取った Thread2 は 0x100 番地の キャッシュラインを無効化し(iii), Thread1 へ ACK を返信し(iv), キャッシュライン をライトバックする (v). ACK を受け取った Thread1は, 0x100 番地のラインをキャッ シュし , ログ領域に退避されていた値を用いて a[0] を復元する (vi) . このとき , 主記 憶には復元後の a [0] の値が反映されていないが, 今後 0x100 番地のキャッシュライン が共有または無効化されるときに主記憶に書き戻されるため,値の一貫性は保証され







図 17: 更新した値のみ書き戻し

る.結果として, a[0]の値のみを復元することができる.

5.2 実装

本節では 5.1 で提案した競合検出方法を実装するにあたって必要となるハードウェ ア及びその動作について説明する.

5.2.1 ハードウェア拡張

変数単位によって競合を検査する機構を実装する最も簡単な方法は,各キャッシュ ラインに対する read 及び write ビットの数を,ライン上に存在し得る変数の数だけ用 意することである.しかし,競合が発生しない変数のアクセス情報は記憶する必要が ないため,拡張したハードウェアの全てが使用されるとは限らない.したがって,こ の方法ではハードウェアの無駄が大きい.

そこで,追加するハードウェア量を削減するために,変数単位で競合を検査する必要があるキャッシュラインに限定して,リード・ライトアクセス情報を記憶するための 少容量から成るハードウェアを追加する.これを R/W テーブルと呼ぶ.また,キャッシュラインから R/W テーブルへ一意にアクセスできるように, R/W テーブルのイン デクスを保持する Ptr フィールドをキャッシュの各ラインに追加する.

拡張するハードウェア構成を図18に示す.R/Wテーブルでは,既存手法で競合検 査の対象であったキャッシュラインというメモリブロックを,提案手法ではN個に分 割し、分割後の各要素を競合検査の最小単位として扱う.これにより、ひとつのキャッ シュライン上に存在する N 個のデータに対する競合を検査することができる.この R/W テーブルは, プロセッサ・コアごとに1つ保持しており, キャッシュタグを記憶 する Tag, リードアクセス情報を記憶する R, 自コアに割り当てられたスレッドが実 行するトランザクション内のライトアクセス情報を記憶する W^{my} , 他スレッドで実行 されるトランザクション内で発生したライトアクセス情報を記憶する Wother フィール ドを持つ.R, W^{my} 及び W^{other} は, それぞれのアクセス情報を保持するための N ビッ トのレジスタにより構成される.また,R/Wテーブルで扱う単位当たりのメモリサ イズを縮小する,すなわち N を増大させることで,それだけ多くのデータに対するア クセス情報を保持することができるが、必要なハードウェア量が増大する、そのため、 キャッシュラインサイズと検査対象とするデータサイズを考慮してアーキテクチャを 設計する必要がある.例えば,16 バイトのキャッシュライン上に int 型のデータが 4 つ 保持される場合を考える.ここで,N = 4としたとき,提案手法では4つのデータの アクセス情報を全て記憶できる.しかし,N=2とした場合,N=4の場合と比べて, ハードウェア量は削減されるが,4つのデータに対する全てのアクセス情報を保持で きないため, false-stall が生じる可能性が高まる.また, N = 8 とした場合は, ハード



図 18: 提案するアーキテクチャ構成

ウェア量が増大するうえ,保持する必要のあるアクセス情報は4つで十分であるため, R/W テーブルのうち50%しか利用されない.したがって,この例の場合はN = 4とした場合が最も適切であると考えられる.

ここで,キャッシュラインサイズが L バイトのとき,ある変数のアドレス addr に対してトランザクション内でリードアクセスが発生する場合,セットされる R のエント リ R[#n] のインデクス n を

$$n = \left\lfloor \frac{a d dr \mod L}{L/N} \right\rfloor \tag{1}$$

として計算する.同様に,セットされる W^{my} 及び W^{other}の要素も式 (1) により算出される.

5.2.2 R/W テーブルを利用した競合の検出

提案手法では変数単位で競合を検査したいキャッシュラインをR/W テーブルによっ て管理する.目的のキャッシュラインを変数単位で競合検査する動作をR/W テーブル に対する5つの操作に基づき説明する.

R/W テーブルへのポインタ追加

既存手法では、トランザクション内で発生したすべてのキャッシュラインに対する メモリアクセス情報を read 及び write ビットにより保持していたが、提案手法では競



図 19: 競合発生時に R/W テーブルへのポインタを保持

合が発生したラインのみを R/W テーブルで管理する.しかし,事前に競合が発生す るキャッシュラインを判定することは,プログラムを解析し,競合する可能性のある 変数を検出する必要があるため困難である.そこで,提案手法では過去に一度でも競 合が発生したキャッシュラインを R/W テーブルで管理する対象とすることで,静的解 析などに必要なコストを削減する.ただし,この方法では,最初に発生した競合に限 り,そのアクセスを既存手法と同様にライン単位で管理するため,false-stallが発生す る可能性がある.しかし,2回目以降も同じキャッシュラインにおいて競合が発生すれ ば,そのラインは変数単位で競合を判定できるため,性能に大きな影響を与えないと 考えられる.

この提案アーキテクチャ上で,表5で示されるような,配列の異なる要素にそれぞれ アクセスするトランザクションを実行する例を図19に示す.なお,キャッシュライン サイズL = 16,N = 4であるとする.まず,2つのスレッドでトランザクションの実 行が開始される(時刻 t1).その後にThread1上で a[0] への代入が実行され(時刻 t2), a[0]の値が更新される(t2).このとき,0x100番地のラインに対する競合が過去に発 生していないとすると,既存手法と同様にライン上のwrite ビットがセットされる.

次に, Thread2 が a [2] への代入を試みる(時刻 t3)が, 0x100 番地からのキャッシュ

ラインは既に Thread1 のキャッシュに保持されているため,ラインの無効化リクエストが送信される.このとき,送信されるリクエストに対してa[2]のアドレスが付加される (t3-i).しかし,この時点では,0x100 番地に対する競合はキャッシュライン単位で検査されているため,write ビットにより競合と判定され,Thread2 へ NACK が返信される (t3-ii).ここで,0x100 番地に対する競合が検出されたため,これ以降 0x100 番地のラインを R/W テーブルを用いて管理する必要がある.そのため,0x100 番地のラインの Ptr に R/W テーブルのインデクスがセットされる (t3-iii).この場合,時刻t3 の時点では,Thread1 は過去にアクセスした変数のアドレスを保持していないため,キャッシュライン上のどの変数に対応する R_0 , W_0^{my} 及び W_0^{other} の要素をセットする必要があるのかを判断できない.したがって,この時点では R/W テーブルのエントリに対して値はセットされない.

R/W テーブルのエントリ登録

前述したように, R/W テーブルで競合を管理すると判定された瞬間には,過去にそのライン上のどの変数がアクセスされたかを判別することができない.そこで,判定時に実行されているトランザクションでは,既存手法と同様にライン単位で競合を検査し,それ以降に実行されるトランザクション中で発生した変数へのアクセス情報を, R/W テーブルで記憶する.

R/W テーブルへのポインタをセットしたトランザクションが終了した場合の動作 を,先ほどの図19の例を用いて説明する.この例では,時刻t3以降も,Thread1は 0x100番地から成るキャッシュラインに対してライン単位で競合を検査する.ここで, Thread1で実行されるトランザクションがコミットされたとすると(時刻t4),既存手 法と同様にread及びwriteビットがクリアされる.しかし,コミット以降も0x100番 地のキャッシュラインに対して変数単位で競合を検査するためには,このラインで過去 に競合が発生したという情報を保持する必要がある.したがって,Thread1がコミッ トした場合,0x100番地のPtrの値00は維持される.

続いて,コミットした Thread1 が別のトランザクションを実行する例を図 20 に示す. 図 20 中の Thread1 及び Thread2 はそれぞれ表 6 のトランザクションを実行するとする. 説明の都合上,Thread3 及びそれが割り当てられているコアの図を省略する.まず,3 つのスレッドでトランザクションの実行が開始される(時刻 t5).その後に Thread1 上 で a[0] への代入が実行され(時刻 t6), a[0] の値が更新される(t6-i).このとき,0x100 番地のキャッシュラインの Ptr がセットされているため,このラインに対する競合が過 去に発生しており,これ以降 R/W テーブルにより競合を検査する必要があることがわ



Shared Memory						
	Address	Data				
a[0-3]	0x100-0x10C	13	68	52	49	

図 20: R/W テーブルのエントリを挿入

表 6:	プロ・	グラム	例と	実行ス	ケシ	×ユー	$\mathcal{V}2$
------	-----	-----	----	-----	----	-----	----------------

時刻	Thread1	Thread2	Thread3
t5	BEGIN_XACT;	BEGIN_XACT;	BEGIN_XACT;
t6	a[0]=39;		
t7		a[2]=70;	
t8			tmp=a[0]
t9		COMMIT_XACT;	

かる.そこで, R/W テーブルのインデクス 00 に対してエントリを挿入する (t6-ii).挿 入するエントリにはラインの持つ Tag がセットされる.そして,アクセス情報を記憶さ せるために,変数に対応した R₀, W^{my}₀ フィールドをセットする.この例では,Thread1 は a[0] にライトアクセスするため, W^{my}₁[#0] にのみ 1 がセットされ,残りは 0 がセッ トされる.また,この時点ではまだ 0x100 番地のキャッシュラインは他のトランザク ションにアクセスされていないため,W^{other} フィールドには 0 がセットされる. R/W テーブルのエントリ参照による競合の検査

リクエストを受け取ったときに,そのラインに対応する R/W テーブルエントリが

図 21: R/W テーブルを利用した競合の検査

存在していたならば,変数単位で競合を検査する.前述した表6のトランザクション を実行する例を再び考える.現在,時刻t6まで実行が完了しているとする.続いて, Thread2がa[2]に対して値の代入を試みる(時刻t7).このとき,図21(a)で示され るように,a[2]のアドレスを付加した無効化リクエストがThread2から送信される (t7-i).ここで,リクエストを受け取った Thread1の R/W テーブルには,0x100 番地の ラインに対応するエントリが存在しているため,そのエントリを参照することで競合 を検査する (t7-ii).リクエストには a[2]のアドレスが付加されているため,式(1)によ リ a[2] に対応する位置を知ることができる.このとき,a[2] に対応している R₁[#2], W_1^{my} [#2] 及び W_1^{other} [#2] には0 がセットされているため,競合は検出されない.した がって,Thread1 は 0x100 番地を無効化し (図 21(b)(t7-iii)),同時に 0x100 番地の Ptr もクリアする.しかし,R/W テーブルのエントリはクリアされずに維持される.こ れにより,もし今後 Cache1 が再び 0x100 番地のキャッシュラインを保持したならば, R/W テーブルは 0x100 番地の Tag を記憶しているため,該当する R/W テーブルのイ ンデクスを Ptr にセットできる.

さて,競合の検査はリクエストを受信したスレッドが行うが,0x100 番地のキャッシュラインが無効化されたため,今後0x100 番地に対するリクエストが Thread1 に送信されることがなくなり,Thread1 は0x100 番地上に存在する変数に対する競合を検査することができなくなる.そこで,Thread2 は Thread1 のトランザクション内におけるリード・ライトアクセス情報を保持することで,Thread1 における競合を検査する責任を代わりに請け負う.そのため,Thread1 は Thread2 に返信する ACK に対して,0x100 番地のラインに対応する R/W テーブルの R₁ フィールドの値,及び W₁^{my} と W₁^{other} フィールドの論理和を求めた値を付加する (t7-iv).以降,W₁^{my} とW₁^{other} フィールドの論理和を求めた値を W₁ と呼ぶ.この ACK が送信された後,Thread1 は 0x100 番地のラインを書き戻す (t7-v).

この後, Thread2 は ACK によりそのラインにアクセスできるようになったことを 知るため, そのラインをキャッシュする (t7-vi).ここで, Thread2 は ACK に付加され た R₁ 及び W₁ により, 0x100 番地が過去に競合が発生したラインであることを知るた め, 0x100 番地に対する R/W テーブルエントリが挿入され, そのインデクスを Ptr に 保持し, a[2] に対するライトアクセス情報を W₂^{my}[#3] に記憶する.ここで, Thread1 のトランザクションで過去に行われたリード・ライトアクセス情報を保持するために, R₂ と受信した R₁ の論理和及び W₂^{other} と W₁ の論理和を求め, それぞれを R₂ と W₂^{other} に上書きする (t7-vii).これにより, 以降他のトランザクション内で発生した a[0] へ のアクセスに対する競合を Thread2 が検査することができる.

ここで, Thread3 が a [0] を読み出す操作を試みるとする (表 6 時刻 t8). Thread3 は 図 22 に示されるように Core3 に割り当てられている.なお, Core3 内部のキャッシュ 及び R/W テーブルは図では省略している.まず, a [0] のデータをキャッシュ上に保

36

図 22: Thread2 による競合の検査

持しているのは Thread2 のみであるため, Thread3 は Thread2 に対して 0x100 番地の キャッシュラインを共有するためのリクエストを, a[0] のアドレスが付加された状態で 送信する (t8-i).リクエストを受信した Thread2 は, a[0] のアドレスから式 (1) により 算出したインデクスを元にして R/W テーブル上の R₂[#0], W^{my}₂[#0] 及び W^{other}[#0] を参照することで競合を検査する (t8-ii).このとき, W^{other}[#0] に 1 がセットされてい るため, Thread2 以外のスレッドが過去に a[0] ヘライトアクセスしたことがわかる. したがって, このアクセスは競合として判定され, Thread3 に対して NACK が返信さ れる (t8-iii).

R/W テーブルの破棄

R/W テーブルに記憶されるリード・ライトアクセス情報は,実行中のトランザク ション内で発生した固有の情報であるため,そのトランザクションが終了した場合は, R/W テーブルに記憶されたアクセス情報を全て破棄する必要がある.そのため,トラ ンザクションがコミット及びアボートされた場合はR/W テーブルのエントリを全て 削除する.

これについて,表6の時刻t9において,Thread2で実行されているトランザクションがコミットされた場合を例に説明する.このとき,R/W Table2 が持つエントリは,

Shared Memory						
	Address	Data				
a[0-3]	0x100-0x10C	39	68	52	49	

図 23: コミット後

図 23 のように全て削除される.一方で, Ptr フィールドはクリアされずに維持される. この操作は,トランザクションがアボートされたときも同様に行われる. R/W テーブルのオーバーフロー

提案手法を適用した場合,一度でも競合が検出されたキャッシュラインは,それ以降R/Wテーブルによって管理される.そのようなラインはキャッシュ上から追い出されたとしても,その情報が他スレッドに対して伝搬されるため,永続的にR/Wテーブルへエントリが登録される.このため,プログラムの実行が完了するまでに一度しか競合と判定されないキャッシュラインでもR/Wテーブルで管理され続ける.しかしながら,R/Wテーブルの容量は有限であるため,そのような不要なエントリを保持し続けることによってオーバーフローが起こりやすくなってしまう.

そこで,不要なエントリをR/W テーブル上から削除するため,R/W テーブルがオー バーフローした場合に,そのトランザクションをアボートさせる.同時に,R/W テー ブルのエントリに対応するキャッシュラインのPtr を全てクリアする.これらの操作 により,不要なエントリを全て削除することができる.一方で,今後も競合する可能 性のあるキャッシュラインに対応するエントリもすべて破棄されてしまうが,そのよ うな有用なエントリは再び競合が発生した場合にR/W テーブルで管理される.結果 として,今後競合する可能性の無いキャッシュラインのみを R/W テーブル の管理下から除外し,不要なエントリにより R/W テーブルが圧迫されることを防ぐことができる.

また,R/W テーブルのオーバーフローによりそのスレッドで管理されているR/W テーブルはクリアされるが,他スレッドのR/W テーブルには今後競合が発生しない キャッシュラインに対応するエントリが残っている可能性がある.しかし,そのような キャッシュラインは他スレッドからはアクセスされないため,そのラインをR/W テー ブルで管理しているかどうかの情報が他スレッドに伝搬されることはない.したがっ て,あるスレッドのR/W テーブルにそのようなラインのエントリが存在していたと しても,そのキャッシュラインがR/W テーブルによって管理されていたという情報は R/W テーブルが破棄された時点で削除されるため,特別な操作は必要ない.

5.2.3 R/W テーブルを利用した書き戻し対象データの限定

5.1.2 項で述べたように, アボート時における書き戻し対象はアボートされるトラ ンザクション内で更新した変数のみとする必要がある.これを実現するために, R/W テーブルのW^{my}フィールドを利用する.W^{my}には,実行されているトランザクション 内で,どの変数に対してライトアクセスが発生したかが記憶されている.そこで,ロ グに退避された更新前のキャッシュライン状態に対して,そのラインに対応する R/W テーブルエントリのW^{my}をマスキングすることで,書き戻す必要のある値を判別する.

例えば, 5.2.2 項で説明した図 21 の例における Thread1 が,表5 の時刻 t9 以降に アボートされたとする. Thread1 のログには,図 24 で示されるような 0x100 番地の キャッシュライン状態が保持されている.このとき,Thread1 の実行するトランザク ション内部で発生したライトアクセス情報は W^{my}₁ に記憶されている.そこで,アボー トにより書き戻すラインのデータに対して,W^{my}₁ フィールドの値により図 24 のよう にマスクすることで,Thread1 のトランザクション内で更新された a[0] の値のみを復 元することができる.

このような方法を既存のアボートハンドラを拡張することで実装する.既存のアボートハンドラでは,ログから更新前のデータ及びそのメモリアドレスを読み出し,読み出した値を元のメモリアドレスへストアしている.拡張したアボートハンドラでは,このログからアドレスを読み出す操作を行う際に,そのアドレスに対応するW^{my}の値を R/W テーブルから取得する.取得したW^{my}の値が1であるならばログに退避された 値を書き戻し,そうでないならば書き戻しを実行しない.このようにして,提案する アボート操作を実現する.

図 24: W^{my} による書き戻し対象の限定

5.3 変数分散手法との融合

5.1 節で説明した本提案手法を適用した場合,全てのメモリ操作でアクセスされる データに対するリード・ライトアクセス情報を記憶するため,全てのfalse-stallの発生 を防ぐことができる.しかし,5.2節で説明したように,既存手法において競合と判 定された全てのラインを R/W テーブルを用いて管理するため,競合と判定されるラ インが多いほど R/W テーブルのサイズが肥大化する.そこで,本提案手法を4章で 提案した変数の分散配置手法と融合した手法も考えられる.

提案手法1では,異なるデータ構造を別々のキャッシュラインへ分散させることで, 異なるデータ構造が同一ライン上に存在した場合に発生する無駄な競合を防止してい た.このとき,本手法に対して提案手法1を融合させると,異なるデータ構造により 発生する無駄な競合は提案手法1により防止することができるため,提案手法2のみ を適用した場合と比べてR/Wテーブルに登録されるエントリの数を削減することが できる.したがって,提案手法2で得られる性能を維持しつつ,その実現に必要なハー ドウェアコストを削減することができると考えられる.

6 評価

これまでに述べた2つの提案手法及びそれらを融合させた手法の速度向上とハード ウェアコストを見積もるため、シミュレーションにより評価した.

6.1 評価環境

想定するシステムモデル及び使用ベンチマークプログラムは 3.2 節で述べたものに 準ずる.また,各ベンチマークプログラムおよび 4.2.2 項で説明したラッパー関数は, Solaris10 に付属する,単一ヒープ領域からメモリ領域を確保する標準 malloc() 関数を 用いて実装し,GNU C コンパイラ (ver 3.4) によりコンパイルした.

なお,提案手法2における Prioque 及び Sortedlist に関しては, ソースコードを手動 で変換することで、これらのプログラム上の変数が配置されるメモリアドレスが既存 手法を適用した場合と同一となるように設定している.提案手法2では,プログラムを コンパイルする際に動的にリンクされる,既存手法が提供するソフトウェア・ライブラ リに対して,提案手法の実現に必要な一部の操作を追加実装する必要がある.そのた め,実行バイナリのコード領域が広がり,データ領域及びヒープ領域に利用されるア ドレス空間に既存モデルとのずれが生じた.さて,これら2つのプログラムでは,3.2 節で説明したように、ある特定のグローバルな異なるデータ構造が同一キャッシュラ イン上に存在し、それらに対して複数のスレッドからアクセスされたことで false-stall が発生する.そのため,それらのデータ構造が配置されるメモリアドレスに少しのず れが生じただけで,同一キャッシュライン上に配置されず,false-stallの発生の仕方に 変化が生じる.つまり,これらのプログラムは利用するコンパイラやリンクするライ ブラリ等によってメモリ配置の状況及び false-stall の発生確率が著しく変動しやすい ものであると言える、そこで、既存手法と正確に比較するために、そのずれを修正し、 既存手法と同一のメモリ配置を再現した.具体的には,2つのプログラム内で最初に 確保される共有構造体において,その先頭に挿入されているパディング領域を,生じ たずれの分だけ削除することで実現した.

6.1.1 評価結果

図 25 に各ベンチマークプログラムを実行した時の評価結果を示す.結果は各ベンチ マークプログラムを4スレッド及び8スレッドで実行したものであり,各ベンチマー クプログラムとスレッド数との組み合わせによる結果がそれぞれ5本のグラフで表さ れている.5本のグラフはそれぞれ左から順に

図 25: 評価結果

(B) 既存モデル (ベースライン)

(P) パディングを行う提案手法1の簡易モデル

(T₂) R/W テーブルを用いて競合を検出する提案手法 2 のモデル (N = 2)

 (T_4) R/W テーブルを用いて競合を検出する提案手法 2 のモデル (N = 4)

 (T_{16}) R/W テーブルを用いて競合を検出する提案手法 2 のモデル (N = 16)

の実行に要した総サイクル数を表し,各サイクル数は(B)の実行サイクル数を1とし て正規化しており,凡例は3.2節と同様に実行サイクル数の内訳を示している.提案 手法2に関して,既存手法で競合検査の対象であったキャッシュラインというメモリ ブロックを,提案手法2ではN個に分割し,分割後の各要素を競合検査の最小単位と して扱う.また,R/Wテーブルのサイズは無制限とし,R/Wテーブルのオーバーフ ローを考慮せずに評価した.

ここで, 各提案モデルの結果を見ていく. まず, 提案モデル(P)では, 全てのベンチ

マークプログラムにおける FALSE-STALL-NONXACT が削減されていることがわかる.また,Sortedlist では大幅な実行サイクル数の削減が認められ,8スレッドで実行した場合に最大で83.9%削減された.さらに,Prioque を4スレッド実行した場合も,わずかであるがサイクル数が削減された.しかし,残りのベンチマークプログラムでは,FALSE-STALL-NONXACT が削減されたにも拘わらず,総実行サイクル数は削減されなかった.結果,提案モデル(P)における総実行サイクル数は,平均で7.0%増大し,Vacation を8スレッド実行した場合に最悪 59.3%増大となった.

次に, R/W テーブルを用いたモデルのうち,提案モデル (T_{16}) では, Vacation, Prioque 及び Sortedlist でサイクル数の削減が認められる.また,これらの3つのベンチマークにおいて FALSE-STALL-NONXACT が削減されていることがわかる.一方で,Genome では,プログラムの動作中にOS からの割り込みが発生し,TLB ミスハンドリング等の処理を長時間実行したため,正常な評価結果を得ることができなかった.そのため,グラフには表記していない.結果,提案モデル (T_{16}) において,Genome を除き,平均で28.0%,Sortedlist を8スレッド実行した場合に最大で82.9%の実行サイクル数が削減された.

また, R/W テーブルを用いたモデルの中でも提案モデル(T₄), すなわちキャッシュ ラインを4等分した領域を競合検査の単位とした場合,提案モデル(T₁₆)と同様に,3 つのベンチマークにおいて FALSE-STALL-NONXACT が削減されていることが確認 でき,提案モデル(T₁₆)とほぼ同じ総実行サイクル数となった.結果として,提案モ デル(T₄)では既存モデル(B)と比べて平均28.2%, Sortedlist/8スレッドの場合に最大 82.5%の実行サイクル数が削減された.

一方で,キャッシュラインを2等分したブロックを競合検査の単位とした提案モデ ル(T₂)では, Vacation において提案モデル(T₁₆)及び提案モデル(T₄)ほどのFALSE-STALL-NONXACTの削減は見られない.しかし, Prioque 及びSortedlist に関しては, 提案モデル(T₁₆)と同等のFALSE-STALL-NONXACTの削減が確認でき,結果として 既存モデル(B)と比べて平均27.3%, Sortedlist/8スレッドの場合に最大82.8%の実行 サイクル数が削減された.

6.2 考察

各提案モデルについて,その結果及び傾向を詳細に見ていく.

bench	$/{\rm thrs}$	L1 penalty cycles	L2 penalty cycles
Vacatio	n/4	5.7%	55.7%
	/8	0.7%	52.9%
Genom	e /4	71.0%	53.4%
	/8	37.1%	41.4%
Prioque	e /4	-3.2%	1.4%
	/8	11.2%	-3.7%

表 7: 提案モデル (P) におけるキャッシュミスペナルティサイクル数の増大率

提案モデル(P)

まず,提案モデル(P)では,全てのベンチマークプログラムにおいて,期待通り FALSE-STALL-NONXACTの削減が達成できた.これは,各ベンチマークでFALSE-STALL-NONXACTの発生が見られ,提案手法によりそのfalse-stallの発生を防止する ことができたためである.特に,Sortedlistでは,FALSE-STALL-NONXACTが既存 モデル(B)の性能に多大な影響を及ぼしていたため,提案手法によるFALSE-STALL-NONXACTの削減に伴って総実行サイクル数も大幅に削減された.

しかし,残りのベンチマークプログラムでは,FALSE-STALL-NONXACT が削減さ れたにも拘わらず性能の向上が見られなかった.特に,Vacation では,既存モデル(B) において最大で12.6%も存在していた FALSE-STALL-NONXACT が削減されたが,大 幅に性能が低下した.サイクル数の内訳を見ると,XACT 及び NONXACT が増大す る傾向が見られる.ここで,これら3つのプログラムにおけるキャッシュミスペナル ティサイクル数の平均を,既存モデル(B)と比較した場合の増大率を表7に示す.表 より,Vacation 及び Genome では,既存モデル(B)に比べてミスペナルティサイクル 数が大きく増大する傾向にあった.これは,本提案手法を適用したことでメモリ領域 上のデータがパディングされ,空間的局所性が低下したためであると考えられる.特 に,Vacation では複数の木構造を各スレッドで共有しており,空間的に連続した木の ノードがアクセスされるため,局所性が低下した状況下では木構造の初期参照ミス等 が増大する.その結果,XACT 及び NONXACT が増大したと考えられる.したがっ て,このようなキャッシュミスの増大を抑制するために,4.1.2 項で説明したメモリ領 域を効率的に利用するための措置が必要であると言える.

一方で, Prioque では, XACT が増大する傾向があるが, Vacation と Genome ほどのキャッシュミス回数及びミスペナルティサイクル数の増大は見られない.したがっ

bench	$/\mathrm{thrs}$	Stalled cycles
Vacatio	n/4	131.5%
	/8	116.1%
Genome	e /4	121.2%
	/8	56.6%
Prioque	e / 4	35.4%
	/8	41.6%

表 8: 提案モデル (P) におけるストールサイクル数の増大率

て,キャッシュミス以外に XACT が増大した原因があると推測できる.ここで,3つ のプログラム内で発生したストールサイクル数を既存モデル(B)と比較した場合の増 大率を表8に示す.表より,既存モデル(B)に比べてストールサイクル数が増大して いることがわかるため,提案モデル(P)では競合の発生する割合が増大していると言 える.これは,本提案手法によりFALSE-STALL-NONXACT の発生を防止したこと で,トランザクション外でスレッドが停止することがなくなり,同時に実行するトラ ンザクション数が増加したためであると考えられる. 提案モデル(T₁₆)

まず,FALSE-STALL-NONXACT について注目すると,Genome を除くほぼ全ての ベンチマークにおいて,期待通り大幅に削減されていることがわかる.提案モデル(T₁₆) における FALSE-STALL-NONXACT は,最初に発生した競合が既存モデル(B)と同 様にキャッシュライン単位で検査されたために発生するが,そのサイクル数は既存モ デル(B)に比べて平均7.9%まで抑えることができた.したがって,初回に発生する無 駄な競合を解消せず,次回以降に防止する方法は十分に効果的であると言える.一方 で,FALSE-STALL-XACT の削減も認められたが,そもそも総実行サイクル数に占め る割合が小さいため,削減されたことによる影響は少ない.

次に,総実行サイクル数に着目する.既存モデル(B)と比較した場合,一部性能 が変化していないものもあるが,概ね性能が向上している.特に,FALSE-STALL-NONXACT の占める割合が非常に大きい Sortedlist では,提案手法により FALSE-STALL-NONXACT を解消したことで大幅にサイクル数が削減された.ここで,3つ のプログラムにおける,既存モデル(B)と比較した場合のキャッシュミスペナルティサ イクルの増大率を表9に示す.表より,各プログラムで発生するミスペナルティサイ クル数は既存モデル(B)と比べてあまり変化がなく,表7で示した提案モデル(P)に

bench /t	thrs L1	penalty cycles	L2 penalty cycles
Vacation/4	1	1.5%	-2.3%
/8	3	-2.9%	-3.6%
Prioque /4	1	0.1%	1.8%
/8	8	3.9%	-4.5%

表 9: 提案モデル (T₁₆) におけるキャッシュミスペナルティサイクル数の増大率

おけるミスペナルティサイクル数と比べても,キャッシュミスによる悪影響は少ない. したがって,提案モデル(T₁₆)ではキャッシュミスの増大を抑えつつ false-stallの削減 を達成できると言える.

このように,本評価結果では,特に Sortedlist に関して実行サイクル数の大幅な削減が認められる.ここで,既存モデル(B)を適用した場合の Prioque 及び Sortedlist に 関しては,6.1 節で説明したように,メモリ配置状況によってはプログラム内で発生す る false-stall が非常に多くの割合を占める可能性がある.このような不利な状況は,記 憶領域をある一定のブロックサイズで切り出して扱うような環境下ではどんなプログ ラム上でも顕在化する可能性があり,その予測は困難である.さらに,不利な状況を 防止するためには,コンパイル後の変数のメモリ配置状況を考慮してプログラムを設 計する必要があるが,そのような作業はプログラマにとって負担となりうる.しかし, 提案モデル(T₁₆)ではこのような不利な状況によって生じる false-stall を隠蔽すること ができる.

ここで,提案モデル (T₁₆) で必要となる R/W テーブルのハードウェアコストを見積 もる.まず, R/W テーブルには,競合が発生したキャッシュラインの数だけのエントリ が必要となる.そこで,各プログラムにおいて, R/W テーブルひとつ当たりに使用さ れたエントリ数を表 10 に示す.表より,最大で17 エントリあれば,全てのプログラム において R/W テーブルが溢れることなく false-stall を防止することができる.ここで, R/W テーブルのひとつのエントリ当たりに必要となる Tag は,アドレス幅 W = 64bit,キャッシュラインサイズ L = 64B である場合, $W - \log_2 L = 64 - \log_2 64 = 58$ bit であり,また R,W^{my} 及び W^{other} はそれぞれ 16 bit である.したがって,ひとつ の R/W テーブルは幅 106 bit 深さ 17 行の RAM で構成できるため,32 スレッドを実 行可能な 32 コア構成のプロセッサの場合では R/W テーブルサイズの総和は約 7kB と 少量である.

提案モデル (T_{16}) で必要となる R/W テーブルのハードウェアコストは , 5.3 節で説

bench	/thrs	最大	平均
Vacation	/4	15	13.0
	/8	17	13.0
Prioque	/4	9	7.6
	/8	11	8.7
Sortedlis	t/4	3	3.0
	/8	3	3.0

表 10: R/W テーブルの使用エントリ数

明したように,提案モデル (T₁₆)を提案モデル (P) と融合させたモデルを適用するこ とで削減できると考えられる.これは,融合モデルにより,表10に示した R/W テー ブルに必要なエントリ数の削減が期待できるからである.しかし,前述したように, Genomeを除く3つのプログラムにおける,false-stallの削減に必要な R/W テーブルの サイズは高々7kB と少ない.さらに,提案モデル (P)の評価結果では,FALSE-STALL-NONXACT の削減は達成できたが,キャッシュミスの増大により著しく実行サイクル 数が増大した.以上の結果から,融合モデルを適用した場合の効果は少ないと考えら れるため,これらのモデルを融合することによるメリットは,現状では見いだせない. 提案モデル (T₄)

評価の結果,3つのプログラムにおいて FALSE-STALL-NONXACT が提案モデル (T₁₆)と同様に削減されたことが確認できる.さらに,総実行サイクル数は,Vacation 及び Sortedlist では提案モデル(T₁₆)とほぼ同じ結果が得られた.しかし,提案モデル (T₄)では,キャッシュラインを4等分したのちのひとつのプロックを,競合を検査する最 小単位として扱うため,提案モデル(T₁₆)と比べて false-stall の発生する可能性が高まる と考えられる.そこで,R/Wテーブル上で管理される変数の配置されるアドレスを詳 細に調査したところ,3つのベンチマークにおいて FALSE-STALL-NONXACT が発生 する異なるデータ構造は,同一キャッシュライン上のある程度離れた位置に配置されて いることがわかった.例えば,Sortedlist では 3.2節で説明したように,ライブラリ関数 srandom()によって確保される変数と,リスト構造が同一キャッシュライン上に存在し ており,前者の末尾部分がはキャッシュラインの前半,後者の先頭部分がラインの後半 の領域にそれぞれ配置されていた.したがって,提案モデル(T₄)を適用した場合に,競 合の検査を行う,キャッシュラインの1/4のサイズのプロック内には,異なるデータ構造 を削減することができた.残りのプログラムでも,FALSE-STALL-NONXACTの発生 するようなデータ構造はある程度の大きさを有しているため,キャッシュラインサイ ズの1/4程度の大きさのブロックを最小単位として競合を検査するだけで,提案モデ ル(T₁₆)と同等の効果を得ることができた.この結果より,少なくとも今回評価した プログラムに関しては,提案モデル(T₁₆)ほどの細かい単位で競合を検査する必要が ないことがわかった.

しかし,FALSE-STALL-XACT に関しては,配列の要素や構造体のメンバ変数等, 競合の検査する対象がFALSE-STALL-NONXACT と比べて小さいため,検査する最小 単位をより細かくする必要があると考えられる.しかしながら,FALSE-STALL-XACT が総実行サイクル数に占める割合は非常に小さいため,競合を検査する単位を大きく したことでFALSE-STALL-XACT が増大したとしても,その影響は少ない.さらに, 配列や構造体を持つプログラムは,トランザクション内でそれらの要素のなかでもた だひとつのみにアクセスする場合は少なく,複数の要素にアクセスすることで同一の 要素における競合が発生すると考えられるため,FALSE-STALL-XACT を引き起こす ような状況は少ないと想定される.したがって,より大きな影響を与える可能性のあ る FALSE-STALL-NONXACT を削減しつつ,必要なハードウェア量も抑えることが できる提案モデル(T₄)は,提案モデル(T₁₆)よりも適切なモデルであると言える.

ここで,提案モデル (T₄) で必要となる R/W テーブルのハードウェアコストを見積 もる.R/W テーブルのひとつのエントリ当たりに必要な R,W^{my} 及び W^{other} はそれ ぞれ 4 bit である.また,競合の発生する変数の存在するキャッシュラインのアドレス は,競合を検査する単位を小さくしても変化しないと考えられるため,ひとつの R/W テーブルに必要な RAM の行数は提案モデル (T₁₆) と同じであるとする.したがって, ひとつの R/W テーブルの構成には幅 70 bit,深さ 17 行の RAM が必要となるため, R/W テーブルサイズの総和は約 5kB と,ごく小さいものとなる.したがって,提案 モデル (T₁₆) と比べて約 2/3 の大きさのハードウェアコストで,提案モデル (T₁₆) と同 等の効果が得られる.

また, Prioque を 8 スレッドで実行した場合では,提案モデル (T₁₆) と比べて主に XACT が減少したことにより,総実行サイクル数が減少していることがわかる.しか し, Prioque を詳細に調査した結果,試行ごとに発生するアボート回数が大きく変動す ることがわかった.例えば,既存モデル (B) において Prioque を 8 スレッドで実行した 場合,各試行における総アボート回数は最大で 2663 回,最小では 830 回であった.し たがって,提案モデル (T₄)の評価時にはアボート回数が少ない場合が重なったため, 提案モデル (T₁₆) と比べて XACT が減少したと考えられる.しかし,先述したとおり, FALSE-STALL-NONXACT は削減されているため,R/W テーブルによる競合検出手 法の効果は十分得られていると言える.

提案モデル (T₂)

Prioque 及び Sortedlist では,提案モデル (T_{16}) 及び (T_4) とほぼ同量の FALSE-STALL-NONXACT が削減され,総実行サイクル数もこれらの提案モデルと同等の結果を得る ことができた.これは,Sortedlist 及び Prioque において FALSE-STALL-NONXACT の発生する2つの異なるデータ構造は,そのサイズがある程度大きく,それら2つの データ構造が同ーキャッシュライン上の前半及び後半部分にそれぞれ配置されたため, 提案モデル (T_{16}) 及び (T_4) と同等に FALSE-STALL-NONXACT を削減する効果が得 られたと考えられる.

一方で, Vacation では,提案モデル (T_{16}) 及び (T_4) ほど FALSE-STALL-NONXACT が削減されなかった.これは, Vacation において FALSE-STALL-NONXACT の発生 するデータ構造は, Prioque 及び Sortedlist と比べてそのサイズが小さく,キャッシュラ インサイズの半分の大きさの領域内に複数の異なるデータ構造が配置される可能性が あるため,競合検出の単位をキャッシュラインの1/2のサイズのブロックとしても無駄 な競合を解消することができないからである.したがって, Vacation において FALSE-STALL-NONXACT を解消するためには,競合検出の単位をキャッシュラインサイズ の2等分した領域よりもさらに細分化する必要がある.

ここで,提案モデル (T₂) で必要となる R/W テーブルのハードウェアコストを見積 もる.ひとつの R/W テーブルエントリ当たりに必要な R,W^{my} 及び W^{other} はそれぞ れ 2 bit であり,ひとつの R/W テーブルに必要な RAM の行数は提案モデル (T₁₆) と 同じであるとする.したがって,ひとつの R/W テーブルの構成には幅 64 bit,深さ 17 行の RAM が必要となるため, R/W テーブルサイズの総和は約 4kB となる.した がって,提案モデル (T₁₆) と比べて約 1/3,提案モデル (T₄) と比べて約 4/5 の大きさ のハードウェアコストとなる.このように,提案モデル (T₂) では,提案モデル (T₁₆) 及び (T₄) と比べてハードウェアコストが少なく済むが,プログラムによっては提案モ デル (T₁₆) 及び (T₄) ほどの効果を得ることができない.

7 関連研究

ひとつのキャッシュライン上に存在する異なる変数に対して複数のスレッドがそれ ぞれアクセスする場合,無駄な競合が発生することを説明してきた.一方で,マルチ コア環境において,複数のスレッドが単一キャッシュラインを共有する状況では falsesharing が引き起こされることが知られている[11].この現象を解決するために、各プ ロセッサ・コアごとにプライベートなヒープ領域を保持・管理することで,スレッド ローカルに定義された変数が同一キャッシュライン上に配置されることを防ぐ手法で ある LKmalloc[12] や Hoard[13] が提案されている.これらの手法を LogTM にも応用 することで,スレッドローカルに定義された異なる変数や,グローバル変数とスレッ ドローカル変数との間で発生する無駄な競合を防止することができる.

また, 3.1 節で挙げた,個々の変数に対する競合を検出できないという問題点以外 に着目することで,LogTM を高速化する手法が多く研究されている.例えば,トラン ザクションがアボートされた場合に,そのトランザクションを途中から再実行させる ことで,再実行に必要な命令数を削減する部分ロールバック手法 [14,15] が提案され ている.これらの手法では,再開可能な位置(チェックポイント,CP)をプログラマが 記述する必要があり,さらに,ひとつのトランザクション内で設定可能な CP の数に 制限があるという問題があった.

この問題を解決するために,伊藤ら[16]は頻繁に競合が検出されるロード・ストア命 令の直前に自動的に CP を設定する手法を提案している.同時に,CP の設定数の制限 を緩和する手法も提案している.しかし,2.2.1項で説明した possible_cycle フラグを 用いるモデルではなく,競合発生時に即座にトランザクションをアボートさせるよう な,よりアボートが発生しやすいモデルをベースに評価している.加えて,評価に対 する考察が少なく,提案モデルのベースとしている Williullah らによる手法[15]との 比較評価もなされていないため,提案手法による効果の範囲が明らかになっていない.

また,適切な並列実行トランザクション数を動的に制御する手法[17]が提案されて いる.この手法では,競合とトランザクション数に相関関係があることに着目し,同 時実行可能なトランザクション数を動的に制限することでアボートを防止し,アボー トに要するサイクル数を削減している.しかし,この手法を適用した場合のオーバー ヘッドや,実装に必要なハードウェアコストについて評価していない.また,評価に 用いたベンチマークプログラムがひとつのみであり,効果の汎用性も明らかではない.

さて,複数のスレッドがひとつのキャッシュライン上に存在する異なるデータにアク セスする可能性があることは,記憶領域をブロック単位で扱うようなマルチコア・アー キテクチャが孕む本質的な問題である.この問題は,LogTMをはじめとするHTMに おいて,false-stallが発生するという影響を及ぼす危険性がある.false-sharingの解決 に関する研究をHTMに応用することで,false-stallの一部を解決できるが,グローバ ルに定義されたデータ構造が同一ライン上に存在する場合や配列の要素に対する無駄 な競合を防止することはできない。また,部分ロールバックや同時実行スレッド数の 動的制御に関する研究では,そもそも false-stall に関しては全く考慮されていない.し たがって,本研究では競合検出の単位に着目することで,マルチコア・アーキテクチャ が持つ本質的な問題によって顕在化する影響を軽減する.

8 おわりに

本研究では,既存のLogTMによってキャッシュライン単位で行っていた競合の検出 操作を細粒度化する2つの手法により,同一キャッシュライン上の異なる変数に対し て複数のトランザクションがアクセスすることで発生する,本来ならば検出する必要 のない無駄な競合を防止した.1つ目の手法では,このような検出される必要のない 競合が発生する可能性のある変数を自動的に異なるキャッシュラインに分散配置させ, 2つ目の手法では,各変数へのアクセス情報を記憶する,R/Wテーブルというハード ウェアを保持することで,変数単位で競合を検査可能とした.

STAMP ベンチマーク及び GEMS 付属のマイクロベンチマークを用いてシミュレー ション評価した結果,提案手法により前述した無駄な競合の発生が防止できることを 確認した.また,既存の LogTM に比べて,1つ目の提案手法では最大83.9%の実行サ イクル数が削減できたが,平均では7.0%の悪化となり,2つ目の提案手法では,最大 82.9%,平均28.0%の実行サイクル数の削減が確認できた.

今後の課題として,以下の3つが考えられる.まず,簡易的な実装を施した1つ目の 提案手法に対して,メモリ領域を効率的に利用する手法を実装することが挙げられる. 今回実装した提案手法1では,分散配置した変数の間に無駄なメモリ空間が存在して しまうため,そのような空間に対して競合に関係しない変数を挿入することで,キャッ シュミスの増大を防ぐことができると考えられる.

次に,2つ目の提案手法で用いた R/W テーブルの利用効率を向上させることである. R/W テーブルには過去に一度でも競合が発生したキャッシュラインに対応したエント リが挿入されるが,以降一度もそのラインで競合が発生しない場合,エントリが R/W テーブルに残り続ける.このような今後参照されることのない無駄なエントリが増大 することで R/W テーブルがオーバーフローする可能性があるが,今回の提案した手 法では,トランザクションをアボートさせることで無駄なエントリを含む,全てのエ ントリを削除していた.そこで,そのような無駄なエントリの存在を判別し,定期的 に R/W テーブルから削除する機構を追加することで, R/W テーブルの利用効率を向 上させることができると考えられる.

最後に,部分ロールバック手法との連携がある.トランザクションをその途中から 再実行する部分ロールバック手法と組み合わせることで,更なる高速化を実現できる と考えられる.

謝辞

本研究を進めるにあたり,研究の機会を与えて下さり,何度も貴重なご意見を賜わ り,夜遅くまで相談に付き合って頂くなど,終止熱心にかつ丁寧に御指導頂いた名古 屋工業大学の津邑公暁准教授に深く感謝致します.そして,本研究のために,多大な 御尽力を頂き,御指導を賜わり,幾度となく貴重な助言を頂いた松尾啓志教授,齋藤 彰一准教授,松井俊浩准教授に感謝の意を表します.また,共同で研究を進め,多く の指摘や刺激を頂いた江藤正道氏と堀場匠一朗氏には感謝の念に堪えません.最後に なりましたが,本研究はもちろん,実生活の面でも多くの助言,協力,激励を頂いた 研究グループ内のメンバー,ならびに松尾・津邑研究室,齋藤研究室,松井研究室の 方々に深く感謝致します.

著者発表論文

論文

 <u>Hiroki ASAI</u>, Tomoaki TSUMURA, Hiroshi MATSUO: "Proposition of Criteria for Aborting Transaction based on Log Data Size in LogTM", Proc. 1st Int'l. Conf. on Networking and Computing (ICNC'10), Higashi-Hiroshima, Japan, pp.95–103 (Nov. 2010)

報文

- 1. 堀場 匠一朗, 江藤 正通, <u>浅井 宏樹</u>, 津邑 公暁, 松尾 啓志: "複数トランザクション 間の競合を考慮した LogTM におけるアボート対象選択手法", 情報処理学会第 74 回全国大会論文集, (to appear) (Mar. 2012)
- 江藤 正通, <u>浅井 宏樹</u>, 津邑 公暁, 松尾 啓志: "LogTM における適切な競合レベ ル選択による効率的ロールバック", 情処研報 (SWoPP2011), Vol.2011-ARC-196, No.22, pp.1-9 (Jul. 2011)
- 3. <u>浅井 宏樹</u>, 津邑 公暁, 松尾 啓志: "ログエントリ数を考慮した LogTM アボート対象選択手法とその評価", 情処研報 (SWoPP2010), Vol.2010-ARC-190, No.4, pp.1–9

(Aug. 2010)

参考文献

- Herlihy, M. and Moss, J. E. B.: Transactional Memory: Architectural Support for Lock-Free Data Structures, *Proc. of 20th Annual Int'l Symp. on Computer Architecture*, pp. 289–300 (1993).
- [2] Moore, K. E., Bobba, J., Moravan, M. J., Hill, M. D. and Wood, D. A.: LogTM: Log-based Transactional Memory, Proc. of 12th Int'l Symp. on High-Performance Computer Architecture, pp. 254–265 (2006).
- [3] Shavit, N. and Touitou, D.: Software Transactional Memory, pp. 204–213 (1995).
- [4] Sweazey, P. and Smith, A. J.: A Class of Compatible Cache Consistency Protocols and their Support by the IEEE Futurebus, Proc. of 13th Annual Int'l. Symp. on Computer Architecture (ISCA'86), pp. 414–423 (1986).
- [5] Censier, L. M. and Feautrier, P.: A New Solution to Coherence Problems in Multicache Systems, *IEEE Transactions on Computers*, Vol. C-27, No. 12, pp. 1112–1118 (1978).
- [6] Rajwar, R. and Goodman, J. R.: Transactional Lock-Free Execution of Lock-Based Programs, Proc of 10th Symp. on Architectural Support for Programming Languages and Operating Systems, pp. 5–17 (2002).
- Magnusson, P. S., Christensson, M., Eskilson, J., Forsgren, D., Hållberg, G.,
 Högberg, J., Larsson, F., Moestedt, A. and Werner, B.: Simics: A Full System
 Simulation Platform, *Computer*, Vol. 35, No. 2, pp. 50–58 (2002).
- [8] Martin, M. M. K., Sorin, D. J., Beckmann, B. M., Marty, M. R., Xu, M., Alameldeen, A. R., Moore, K. E., Hill, M. D. and Wood., D. A.: Multifacet's General Execution-driven Multiprocessor Simulator (GEMS) Toolset, ACM SIGARCH Computer Architecture News, Vol. 33, No. 4, pp. 92–99 (2005).
- [9] Minh, C. C., Chung, J., Kozyrakis, C. and Olukotun, K.: STAMP: Stanford Transactional Applications for Multi-Processing, Proc. of IEEE Int'l Symp. on Workload Characterization (IISWC'08) (2008).
- [10] Alameldeen, A. R. and Wood, D. A.: Variability in Architectural Simulations of Multi-Threaded Workloads, Proc. of 9th Int'l Symp. on High-Performance Computer Architecture (HPCA'03), pp. 7–18 (2003).

- [11] Torrellas, J., Lam, M. S. and Hennessy, J. L.: False sharing and spatial locality in multiprocessor caches, *IEEE Transactions on Computers*, Vol. 43, pp. 651–663 (1994).
- [12] Larson, P.-A. and Krishnan, M.: Memory allocation for long-running server applications, *Proc. of the 1st international symposium on Memory management*, ISMM '98, New York, NY, USA, ACM, pp. 176–185 (1998).
- [13] Berger, E. D., McKinley, K. S., Blumofe, R. D. and Wilson, P. R.: Hoard: a scalable memory allocator for multithreaded applications, *SIGPLAN Not.*, Vol. 35, pp. 117–128 (2000).
- J.Moravan, M., Bobba, J., E.Moore, K., Yen, L., D.Hill, M., Liblit, B., M.Swift, M. and A.Wood, D.: Supporting Nested Transactional Memory in LogTM, Proc. of the 12th Int'l Conf. on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pp. 1–12 (2006).
- [15] Waliullah, M. M. and Stenstrom, P.: Intermediate Checkpointing with Conflicting Access Prediction in Transactional Memory Systems, *Proc. of Int'l Symp. on Parallel and Distributed Processing (IPDPS)*, pp. 1–11 (2008).
- [16] 伊藤悠二, 塩谷亮太, 五島正裕, 坂井修一: 最適なロールバック・ポイントを選択するトランザクショナル・メモリ, 先進的計算基盤システムシポジウム SACSIS2011
 論文集, pp. 324–331 (2011).
- [17] 武田進, 島崎慶太, 井上弘士, 村上和彰: トランザクショナルメモリにおける並列実 行トランザクション数動的制御法の提案とその評価, 信学技報, Vol. 108, No. ICD-28, pp. 81-86 (2008).